制造凹式栅极结构的方法技术

本发明专利技术是关于一种用以制造凹式栅极结构的方法。该方法包含下列步骤：选择性蚀刻衬底，以形成多个开口；在开口和衬底上形成栅极氧化物层；在栅极氧化物层上形成第一导电硅层，以形成多个其高度与期望的图案形成之后的剩余厚度相等或更大的谷；平坦化第一导电硅层，直到得到期望图案形成后的剩余厚度，以使谷被移除；在平坦化后的第一导电硅层上形成第二导电层；及选择性蚀刻第二导电层，第一导电硅层和栅极氧化物层，以形成多个凹式栅极结构。（*该技术在2024年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术是关于一种用以制造半导体装置的晶体管的方法，并且更具体地相关于用以。
技术介绍
当半导体装置集成的程度增加时，晶体管的沟道长度反而会缩短。因此，在晶体管的通用结构中，存在一个问题即短沟道效应，即晶体管的临界电压(threshold voltage)突然下降被明显地断言。为了解决短沟道效应增加的问题，有人提出具有凹式栅极结构的晶体管。通过在硅衬底中形成空腔所制备的凹式栅极结构，是形成长的沟道长度的一种尝试。此外，随着集成程度增加、半导体装置中(如动态随机存取存储器)的结泄露(junction leakage)也会因过多离子植入而造成的电场增大而增加，并成为数据保存时间缩短的因素。作为解决此关键问题的一种方法，衬底被形成具有预定深度的凹槽，然后形成单元晶体管。结果，结泄露被减少，从而增加了数据保存时间。另一方面，当半导体装置被高度集成时，需要使用具有非常低的阻抗的材料作为栅极电极。低阻抗电极的典型材料是硅化钨(WSix)、氮化钨(WN)、氮化钛(TiN)和钨(W)，并且这些材料被典型地沉积在多晶硅上，从而降低整个栅极结构的阻抗。图1A到图1D为用以形成凹式栅极结构的传统工艺本文档来自技高网...

【技术保护点】
一种用以制造凹式栅极结构的方法，包含下列步骤：选择性蚀刻衬底以形成多个开口；在开口和衬底上形成栅极氧化物层；在栅极氧化物层上形成第一导电硅层，以形成多个其高度与期望的图案形成之后的剩余厚度相等或更大的谷；平坦 化第一导电硅层，直到得到期望图案形成后的剩余厚度，以使谷被移除；在平坦化的第一导电硅层上形成第二导电层；及选择性蚀刻第二导电层、第一导电硅层和栅极氧化物层，以形成多个凹式栅极结构。

【技术特征摘要】
KR 2003-12-15 10-2003-00911131.一种用以制造凹式栅极结构的方法，包含下列步骤选择性蚀刻衬底以形成多个开口；在开口和衬底上形成栅极氧化物层；在栅极氧化物层上形成第一导电硅层，以形成多个其高度与期望的图案形成之后的剩余厚度相等或更大的谷；平坦化第一导电硅层，直到得到期望图案形成后的剩余厚度，以使谷被移除；在平坦化的第一导电硅层上形成第二导电层；及选择性蚀刻第二导电层、第一导电硅层和栅极氧化物层，以形成多个凹式栅极结构。2.如权利要求1所述的方法，其中第一导电硅层是以比多个开口的深度厚大约1.5倍到大约3倍的厚度形成的。3.如权利要求2所述的方法，其中多个开口的深度范围从大约1000到大约2000。4.如权利要求1所述的方法，其中在形成第一导电硅层的步骤，第一导电硅层是通过形成掺杂了杂质的硅层而得到导电性。5.如...

【专利技术属性】
技术研发人员：长世亿，赵兴在，金愚镇，朴滢淳，金瑞珉，郑台愚，
申请(专利权)人：海力士半导体有限公司，
类型：发明
国别省市：KR[韩国]