集成电路的图形设计方法、曝光掩模的制作方法及其应用技术

一种集成电路的图形设计方法，其特征在于包括如下的工序：　　　　对于用来设计集成电路的电路图形的第１设计数据之中的至少一部分的部分数据，计算考虑到在复制上述电路图形时使用的曝光掩模的规格值的在被处理衬底上进行的光刻工序的余裕度的工序；　　　　对上述所计算出的光刻工序的余裕度和在上述被处理衬底上的实际上被认为是必要的光刻工序的余裕度进行比较的工序；　　　　在被判断为上述所计算的光刻工序的余裕度比在上述实际上被认为是必要的光刻工序的余裕度小的情况下，使得在上述被处理衬底上进行的光刻工序的余裕度成为与上述实际上被认为是必要的光刻工序的余裕度同等或同等以上的大小那样地修正上述部分数据的工序；　　　　和用上述修正后的部分数据更新上述第１设计数据制作第２设计数据的工序。（*该技术在2023年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及光刻工序，特别是涉及即便是在余裕度狭窄的光刻工序中也可以实现晶片或掩模的成品率的提高的集成电路的图形设计方法和曝光掩模的制作方法，以及即便是在余裕度狭窄的光刻工序中也可以应用的曝光掩模和集成电路器件的制造方法。
技术介绍
近些年来，随着集成电路的微细化的加速，就产生了要在晶片上以高的精度形成由波长比进行图形复制时的曝光光的波长更短的设计尺寸构成的集成电路的图形的必要。例如，从受激图形的设计尺寸为110nm的产品代开始，作为曝光光就要导入ArF受激准分子激光(波长λ＝193nm)。这样一来，结果就变成为该ArF光刻工序可用曝光光的波长的一半左右的宽度进行。就是说，工艺的前提变成为在光刻工序的余裕度狭窄的环境下形成集成电路。伴随着该狭窄光刻余裕度工艺的必要性的增大，曝光掩模的规格值的偏差对光刻工艺造成的影响就增大起来。在这里，图9对每一个主要变动因素分开示出了光刻工序的允许曝光量的变动的倾向和曝光掩模的每一个产品代的尺寸规格之间的关系。此外，图9还同时示出了曝光掩模的每一个产品代的尺寸规格(集成电路的图形尺寸、设计规则)，对于曝光光的波长究竟具有多大的大小。根据图9可知，允许曝光量的变动随着产品代的前进而持续减少。此外，如果与允许曝光量的变动的减少比，可知掩模尺寸的变动则没怎么减少。由此可知，在允许曝光量的变动的主要变动因素中，掩模尺寸的变动所占的比率随着集成电路的微细化的进展而增高起来。即可知曝光掩模的尺寸的高精度化，随着允许曝光量的变动的余裕度的变窄而变得更加重要。如上所述，在窄光刻余裕度工艺下，为了在曝光掩模的制作工序和晶片的制作工序这两个工序中，都得到充分的成品率，下述两点是重要的。一点是要使得在曝光掩模的规格值中具有余裕度地设计集成电路。另一点是要设定适合于集成电路设计图形的合适的掩模规格值。就是说，要把掩模规格值作成为严于必要值，或者作成为不宽于必要值以上。通常，由多个项目构成的的曝光掩模的规格值，在每一个产品代(设计规则)中都已决定好了的。因此，即便是规格值中的一个项目不满足技术规格的曝光掩模也要被当作不合格品。在这里，表1示出了0.1微米产品代的曝光掩模的规格值的代表性的项目和各个项目的技术规格值的一个例子。在这里举出的曝光掩模，是所谓的半色调型相移掩模。 由表1可知，即便是仅仅表1所示的项目，11个项目被定为对于同一产品代(同一设计规则)的曝光掩模的规格值。这11个项目的技术规格，都用表1所示的值加以运用而与集成电路的设计图形无关，也与工序(层)无关。若应用这样的掩模规格值的设定，则在有的设计图形的情况下，就存在着强迫进行在超过必要的严厉的规格下的曝光掩模的制造的可能性。在该情况下，就存在着使曝光掩模制作工序的成品率降低，增大曝光掩模的造价的可能性。因而存在着增大集成电路器件的造价的可能性。此外，若应用这样的掩模规格值的设定，还存在着在有的设计图形的情况下不能满足实质上所必要的掩模规格值的可能性。在该情况下，就存在着使晶片制作工序的成品率降低，使集成电路器件的造价增大的可能性。
技术实现思路
本专利技术就是为解决以上所说明的那样的课题而完成的，目的在于提供采用在使曝光掩模规格值具有余裕度却同时效率良好地设计适当的精度的集成电路图形的办法，即便是余裕度窄的光刻工序中也可以提高晶片制作工序的成品率，降低集成电路器件的造价的集成电路的图形设计方法。此外，目的还在于提供采用效率良好地形成具有适合于集成电路的设计图形的适当的精度的掩模规格值的掩模图形的办法，即便是余裕度窄的光刻工序中也可以提高曝光掩模制作工序的成品率，降低曝光掩模的造价的曝光掩模的制作方法。此外，目的还在于提供即便是在余裕度窄的光刻工序中也可以使用，而且，造价低廉且生产效率高的曝光掩模。再有，目的还在于提供即便是在余裕度窄的光刻工序中也可以价格低廉且效率良好地生产集成电路器件的集成电路器件的制造方法。为了解决上述课题，本专利技术的集成电路的图形设计方法，其特征在于包括如下的工序对于用来设计集成电路的电路图形的第1设计数据之中的至少一部分的部分数据，计算考虑到在复制上述电路图形时使用的曝光掩模的规格值的在被处理衬底上进行的光刻工序的余裕度的工序；对上述所计算的光刻工序的余裕度和在上述被处理衬底上实际上被认为是必要的光刻工序的余裕度进行比较的工序；在被判断为上述所计算的光刻工序的余裕度比在上述实际上被认为是必要的光刻工序的余裕度小的情况下，使得在上述被处理衬底上进行的光刻工序的余裕度变成为与上述实际上被认为是必要的光刻工序的余裕度同等以上的大小那样地修正上述部分数据的工序；用上述修正后的部分数据更新上述第1设计数据制作第2设计数据的工序。在本集成电路的图形设计方法中，在用来设计集成电路的电路图形的第1设计数据之中，仅仅把那些不满足光刻工序的余裕度条件的设计数据，修正为满足光刻工序的余裕度的条件的适当的设计数据。然后，根据用该修正后的设计数据更新修正前的设计数据的第2设计数据设计集成电路的电路图形。借助于此，就几乎不会存在对所有的第1设计数据都一律地课以严格的规格强迫进行在必要以上的严厉的规格下进行的晶片制作的电路图形的设计的可能性。此外，也几乎不会存在对所有的第1设计数据都一律地课以宽松的规格，设计不满足实际上被认为是必要的掩模规格值的电路图形的可能性。其结果是，几乎不存在使晶片制作工序的成品率降低，使集成电路器件的造价增大的可能性。因此，倘采用本专利技术的集成电路的图形设计方法，则可以效率良好地设计具有曝光掩模的规格值，同时具有适当的精度的集成电路图形。此外，为了解决上述课题，本专利技术的曝光掩模的制作方法，其特征在于包括如下工序对于用来设计集成电路的电路图形的设计数据之中的至少一部分的部分数据，计算考虑到在复制上述电路图形时使用的曝光掩模的第1规格值的在被处理衬底上进行的光刻工序的余裕度的工序；对上述所计算的光刻工序的余裕度和在上述被处理衬底上实际上被认为是必要的光刻工序的余裕度进行比较的工序；在被判断为上述所计算的光刻工序的余裕度比在上述实际上被认为是必要的光刻工序的余裕度小的情况下，使得在上述被处理衬底上进行的光刻工序的余裕度变成为与上述实际上被认为是必要的光刻工序的余裕度同等以上的大小那样地，使上述第1规格值之中上述计算出来的光刻工序的余裕度变更为比上述实际上被认为是必要的光刻工序的余裕度更小的规格值的工序；用上述变更后的规格值更新上述第1规格值设定第2规格值的工序；根据上述第2规格值在上述曝光掩模上形成用来复制上述电路图形的掩模图形的工序。在该曝光掩模的制作方法中，在在复制集成电路的电路图形时使用的曝光掩模的第1规格值之中，仅仅把那些不满足光刻工序的余裕度条件的规格值，变更为满足光刻工序的余裕度的条件的适当的规格值。然后，根据用该变更后的规格值更新的第2规格值，在曝光掩模上形成用来复制电路图形的掩模图形。归因于此，就几乎不会存在对所有的第1规格值都一律地设定严格的掩模规格值形成不满足实质上必要的掩模规格值的掩模图形的可能性。此外，也几乎不会存在对所有的第1规格值都一律地设定宽松的掩模规格值，形成不满足实际上被认为是必要的掩模规格值的掩模图形的可能性。其结果是，几乎不存在使曝光掩模制作工序的成品率降低，使本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种集成电路的图形设计方法，其特征在于包括如下的工序对于用来设计集成电路的电路图形的第1设计数据之中的至少一部分的部分数据，计算考虑到在复制上述电路图形时使用的曝光掩模的规格值的在被处理衬底上进行的光刻工序的余裕度的工序；对上述所计算出的光刻工序的余裕度和在上述被处理衬底上的实际上被认为是必要的光刻工序的余裕度进行比较的工序；在被判断为上述所计算的光刻工序的余裕度比在上述实际上被认为是必要的光刻工序的余裕度小的情况下，使得在上述被处理衬底上进行的光刻工序的余裕度成为与上述实际上被认为是必要的光刻工序的余裕度同等或同等以上的大小那样地修正上述部分数据的工序；和用上述修正后的部分数据更新上述第1设计数据制作第2设计数据的工序。2.根据权利要求1所述的集成电路的图形设计方法，其特征在于每上述部分数据地，对上述第1设计数据的全部数据，进行从计算在上述被处理衬底上进行的光刻工序的余裕度的工序到修正上述部分数据的工序。3.根据权利要求1所述的集成电路的图形设计方法，其特征在于对上述第1设计数据的全部数据，一揽子地进行计算在上述被处理衬底上进行的光刻工序的余裕度的工序，和对上述计算出来的光刻工序的余裕度与在上述被处理衬底上实际上被认为是必要的光刻工序的余裕度进行比较的工序，同时在上述一揽子地计算出来的光刻工序的余裕度中含有比上述被认为是必要的光刻工序的余裕度还小的部分的情况下，从上述第1设计数据中检测与该小的部分对应的上述部分数据，对上述部分数据进行修正，使得对所检测到的上述部分数据的在上述被处理衬底上进行的光刻工序的余裕度成为与上述实际上被认为是必要的光刻工序的余裕度同等或同等以上的大小。4.根据权利要求1所述的集成电路的图形设计方法，其特征在于作为上述曝光掩模的规格值，使用与上述曝光掩模的尺寸有关的规格值，在上述曝光掩模是相移掩模的情况下，与其透过率或相位差有关的规格值，与上述曝光掩模的掩模缺陷有关的规格值、和与上述曝光掩模的掩模图形的描画误差有关的规格值，或者把这些之中的若干个组合起来的规格值。5.根据权利要求1所述的集成电路的图形设计方法，其特征在于计算在上述被处理衬底上进行的光刻工序的余裕度的工序，计算对上述光刻工序的上述被处理衬底上的尺寸变动的允许值的余裕度。6.根据权利要求5所述的集成电路的图形设计方法，其特征在于作为对上述光刻工序的上述被处理衬底上的尺寸变动的允许值的余裕度，计算上述光刻工序的工艺的波动的余裕度。7.根据权利要求6所述的集成电路的图形设计方法，其特征在于作为上述光刻工序的工艺的波动，使用焦点的波动，和曝光量的波动之中的至少一方。8.一种曝光掩模的制作方法，其特征在于包括如下工序对于用来设计集成电路的电路图形的设计数据之中的至少一部分的部分数据，计算考虑到在复制上述电路图形时使用的曝光掩模的第1规格值的在被处理衬底上进行的光刻工序的余...

【专利技术属性】
技术研发人员：桥本耕治，德留慎吾，野岛茂树，
申请(专利权)人：株式会社东芝，
类型：发明
国别省市：