一种超低功耗数模混合集成熔丝修调电路及熔丝修调方法技术

本发明专利技术公开了一种超低功耗数模混合集成熔丝修调电路及熔丝修调方法。利用四个反相器、四个MOS管和熔丝组成修调电路，能够有效实现熔丝修调功能，根据熔丝熔断前后的电阻大小不同输出不同的控制电平，进而控制开关管的通断选择电阻的接入与否。电路硬件开销小，功耗低，适合于超低功耗数模混合集成电路。本发明专利技术还充分利用了集成电路系统内部的上电复位信号，避免了过多的电路开销，结构简单，性能稳定。

【技术实现步骤摘要】

本专利技术属于集成电路领域，具体涉及一种应用于超低功耗数模混合集成电路的熔丝修调技术。
技术介绍
近几十年来，集成电路的发展基本遵循摩尔定律，目前已经进入纳米尺度。随着器件尺寸的不断缩小，集成度的不断提高，微型化、高性能的产品不仅登上了市场舞台而且受到广泛欢迎。例如，日常消费电子领域的可穿戴智能设备以及生物医疗领域的植入式医疗电子设备都在人们的日常生活中扮演着越来越重要的角色。由于大多数这类设备采用电池供电，所以其核心集成电路的功耗成为决定其使用寿命的关键因素，这对集成电路设计提出了苛刻的功耗要求。另一方面，随着对微型化集成电路的性能指标要求越来越高，集成电路面临高精度的挑战日趋明显。例如，对于系统内部作为标尺的基准电压、基准电流以及振荡器等模块，都要求达到很高的精度。然而，由于受到工艺制造误差的影响，这些模块的性能都会存在一定的离散和偏移，这就需要对这些模块进行修调。传统的熔丝修调方法如图1所示。熔丝FUSE与电阻R并联，理想情况下，熔丝FUSE未熔断时电阻为零，表现为短路；熔断时电阻为无穷大，表现为开路。这样可以控制电阻R的接入与否从而进行修调。实际情况中，熔丝未熔断时阻值为几毫欧到几欧，熔断后阻值为几百千欧到几十兆欧。对于一般的集成电路，由于电阻R阻值较小，在五百欧以内，所以熔断后的熔丝并联在电阻R两端不会对并联总电阻产生大的影响，可以近似视为开路。但是对于超低功耗的应用，由于电阻R阻值较大，约为几十千欧到几百千欧，所以熔断后的熔丝会大大影响并联总电阻的阻值，影响修调效果和电路性能。因此，对于要求超低功耗的数模混合集成电路，传统的熔丝修调方法已不适用。
技术实现思路
针对超低功耗数模混合集成电路中传统熔丝修调技术在熔丝熔断情况下无法正确修调的问题，本专利技术提出了一种新的熔丝修调技术。该技术能够根据熔丝熔断与否产生不同的控制电压，控制开关管的通断从而实现修调电阻的接入选择。电路结构简单，功耗极低，适用于超低功耗数模混合集成电路。具体地，提出一种超低功耗数模混合集成熔丝修调电路，所述修调电路的结构如下：第一反相器的输入端接第二MOS管的栅极，第一反相器的输出端接第二反相器的输入端和第三MOS管的栅极；第二反相器的输入端还与第三MOS管的栅极连接，输出端接第一MOS管的栅极；第一MOS管的源极接电源电压，漏极分别接第二MOS管的漏极、第三MOS管的漏极以及熔丝的第一端；第二MOS管源极接第三反相器的输入端和第四反相器的输出端以及第三MOS管的源极；第三MOS管源极接第三反相器的输入端和第四反相器的输出端以及第二MOS管的源极；第三反相器的输入端接第二MOS管和第三MOS管的源极以及第四反相器的输出端，输出端接第四MOS管的栅极和第四反相器的输入端；第四反相器的输入端接第四MOS管的栅极和第三反相器的输出端，输出端接第二MOS管和第三MOS管的源极以及第三反相器的输入端；第四MOS管的栅极接第三反相器的输出端和第四反相器的输入端，源极接电阻的一端，漏极接电阻的另一端；熔丝的第二端接公共地。优选地，所述第一反相器的输入端接第二MOS管的栅极，作为整个电路的输入端。优选地，所述电路的输入信号为集成电路系统内部的上电复位信号。优选地，第一MOS管和第二MOS管为P型MOS管，第三MOS管和第四MOS管为N型MOS管。优选地，第二MOS管和第三MOS管构成CMOS开关，第三反相器和第四反相器构成双稳态锁存电路。优选地，所述熔丝电阻小于200欧，所述熔丝的熔断电阻大于200千欧。本专利技术还提出另一种调修电路，所述修调电路的结构如下：第一反相器的输入端接第二三极管的基极，第一反相器的输出端接第二反相器的输入端和第三三极管的基极；第二反相器的输入端还与第三三极管的基极连接，输出端接第一三极管的基极；第一三极管的发射极接电源电压，集电极分别接第二三极管的集电极、第三三极管的集电极以及熔丝的第一端；第二三极管发射极接第三反相器的输入端和第四反相器的输出端以及第三三极管的发射极；第三三极管发射极接第三反相器的输入端和第四反相器的输出端以及第二三极管的发射极；第三反相器的输入端接第二三极管和第三三极管的发射极以及第四反相器的输出端，输出端接第四三极管的基极和第四反相器的输入端；第四反相器的输入端接第四三极管的基极和第三反相器的输出端，输出端接第二三极管和第三三极管的发射极以及第三反相器的输入端；第四三极管的基极接第三反相器的输出端和第四反相器的输入端，发射极接电阻的一端，集电极接电阻的另一端；熔丝的第二端接公共地。本专利技术还提出一种使用前述电路的熔丝修调方法，其特征在于，所属方法包括如下步骤：根据熔丝熔断和未熔断时的电阻不同判别得出相应的控制低电平和控制高电平；初始化过程，初始化上电复位信号为低电平；判别过程，输入端信号变高，第三反相器和第四反相器构成正反馈锁存系统，拉动第二MOS管和第三MOS管的源极电压和第四MOS管的栅极电压，达到锁定状态；所述锁定状态的电路功耗为零。优选地，所述初始化过程中，熔丝熔断情况下，第二和第三MOS管的源极电压Vlat高于熔丝FUSE第一端电压Vfu；熔丝未熔断情况下，第二和第三MOS管的源极电压Vlat低于熔丝FUSE第一端电压Vfu。优选地，所述判别过程中，熔丝熔断情况下，第二MOS管和第三MOS管的源极电压上拉到电源电压，第四MOS管的栅极电压下拉到公共地；熔丝未熔断情况下，第二MOS管和第三MOS管的源极电压下拉到公共地，第四MOS管的栅极电压上拉到电源电压。本专利技术与现有技术相比，具有以下有益效果：第一，电路结构简单，整个电路仅包含四个MOS反相器和四个MOS晶体管，应用于大规模熔丝修调时可以有效避免修调控制模块带来过大的硬件开销。第二，利用系统内部的上电复位信号RST进行初始化，充分利用了数模混合集成电路系统的控制信号，避免了设计更复杂的电路产生初始化信号，有效减小了电路规模和芯片面积。第三，功耗极低，主要功耗来源于初始化过程，也就是RST信号为低的时间，这个过程持续时间极短，电路的功耗很有限，之后RST信号变高，进入判别过程，双稳态锁存电路迅速正反馈得出结果，几乎不产生功耗。第四，电路适用的熔断和未熔断电阻范围更广，在熔丝电阻小于200欧、熔断电阻大于200千欧的条件下本专利技术设计的熔丝修调控制电路都可以正常工作，产生正确的控制电平Vctr。第五，控制信号Vctr与电源电压VDD或者公共地GND相连通，有强力的上拉或下拉通道，由于不考虑响应时间，驱动大尺寸MOS管M4也没有任何困难。附图说明下面结合附图和具体实施方式对本专利技术作进一步详细的说明：图1为传统的熔丝修调技术原理图；图2为本专利技术提出的熔丝修调技术原理图；图3为熔丝熔断情况下(200KΩ)的电压仿真结果图；图4为熔丝熔断情况下(200KΩ)的电流仿真结果图；图5为熔丝未熔断情况下(200Ω)的电压仿真结果图；图6为熔丝未熔断情况下(200Ω)的电流仿真结果图。具体实施方式下面结合附图1-6，进一步阐述本专利技术。应理解，这些实施例仅用于说明本专利技术而不用于限制本专利技术的范围。此外应理解，在阅读了本专利技术讲授的内容之后，本领域技术人员可以对本专利技术作各种改动或修改，这些等价形式同样落于本申请所附权利要求书所限定的范围。如图2所示，电路包括本文档来自技高网...

【技术保护点】
一种超低功耗数模混合集成熔丝修调电路，其特征在于，所述修调电路的结构如下：第一反相器(INV1)的输入端接第二MOS管(M2)的栅极，第一反相器(INV1)的输出端接第二反相器(INV2)的输入端和第三MOS管(M3)的栅极；第二反相器(INV2)的输入端还与第三MOS管(M3)的栅极连接，输出端接第一MOS管(M1)的栅极；第一MOS管(M1)的源极接电源电压(VDD)，漏极分别接第二MOS管(M2)的漏极、第三MOS管(M3)的漏极以及熔丝(FUSE)的第一端；第二MOS管(M2)源极接第三反相器(INV3)的输入端和第四反相器(INV4)的输出端以及第三MOS管(M3)的源极；第三MOS管(M3)源极接第三反相器(INV3)的输入端和第四反相器(INV4)的输出端以及第二MOS管(M2)的源极；第三反相器(INV3)的输入端接第二MOS管(M2)和第三MOS管(M3)的源极以及第四反相器(INV4)的输出端，输出端接第四MOS管(M4)的栅极和第四反相器(INV4)的输入端；第四反相器(INV4)的输入端接第四MOS管(M4)的栅极和第三反相器(INV3)的输出端，输出端接第二MOS管(M2)和第三MOS管(M3)的源极以及第三反相器(INV3)的输入端；第四MOS管(M4)的栅极接第三反相器(INV3)的输出端和第四反相器(INV4)的输入端，源极接电阻(R)的一端，漏极接电阻(R)的另一端；熔丝(FUSE)的第二端接公共地(GND)。...

【技术特征摘要】
1.一种超低功耗数模混合集成熔丝修调电路，其特征在于，所述修调电路的结构如下：第一反相器(INV1)的输入端接第二MOS管(M2)的栅极，第一反相器(INV1)的输出端接第二反相器(INV2)的输入端和第三MOS管(M3)的栅极；第二反相器(INV2)的输入端还与第三MOS管(M3)的栅极连接，输出端接第一MOS管(M1)的栅极；第一MOS管(M1)的源极接电源电压(VDD)，漏极分别接第二MOS管(M2)的漏极、第三MOS管(M3)的漏极以及熔丝(FUSE)的第一端；第二MOS管(M2)源极接第三反相器(INV3)的输入端和第四反相器(INV4)的输出端以及第三MOS管(M3)的源极；第三MOS管(M3)源极接第三反相器(INV3)的输入端和第四反相器(INV4)的输出端以及第二MOS管(M2)的源极；第三反相器(INV3)的输入端接第二MOS管(M2)和第三MOS管(M3)的源极以及第四反相器(INV4)的输出端，输出端接第四MOS管(M4)的栅极和第四反相器(INV4)的输入端；第四反相器(INV4)的输入端接第四MOS管(M4)的栅极和第三反相器(INV3)的输出端，输出端接第二MOS管(M2)和第三MOS管(M3)的源极以及第三反相器(INV3)的输入端；第四MOS管(M4)的栅极接第三反相器(INV3)的输出端和第四反相器(INV4)的输入端，源极接电阻(R)的一端，漏极接电阻(R)的另一端；熔丝(FUSE)的第二端接公共地(GND)。2.根据权利要求1所述的修调电路，其特征在于：优选的，所述第一反相器(INV1)的输入端接第二MOS管(M2)的栅极，作为整个电路的输入端。3.根据权利要求2所述的修调电路，其特征在于：所述电路的输入信号为集成电路系统内部的上电复位信号(RST)。4.根据权利要求1所述的修调电路，其特征在于：第一MOS管(M1)和第二MOS管(M2)为P型MOS管，第三MOS管(M3)和第四MOS管(M4)为N型MOS管。5.根据权利要求1所述的修调电路，其特征在于：第二MOS管(M2)和第三MOS管(M3)构成CMOS开关，第三反相器(INV3)和第四反相器(INV4)构成双稳态锁存电路。6.根据权利要求1所述的修调电路，其特征在于：所述熔丝电阻小于200欧，所述熔丝的熔断电阻大于200千欧。7.一种超低功耗数模混合集成熔丝修调电路，其特征在于，所述修调电路的结构如下：第一反相器(INV1...

【专利技术属性】
技术研发人员：胡国宇，张瑞智，许江涛，张鸿，张杰，
申请(专利权)人：西安交通大学，
类型：发明
国别省市：陕西;61