一种驱动控制装置和具有其的PADIO输出电路制造方法及图纸

本发明专利技术实施例提供了一种驱动控制装置和具有其的PADIO输出电路，装置包括：PMOS管，栅极与控制信号输出端相连，源极与预设电源相连，漏极作为驱动控制装置的第一输出端；NMOS管，栅极与控制信号输出端相连，源极接地，漏极作为驱动控制装置的第二输出端；至少一个相互串联的电阻模块，连接在PMOS管的漏极与NMOS管的漏极之间，相邻两个电阻模块之间具有节点，每个节点作为驱动控制装置的一个输出端。本发明专利技术实施例在驱动控制装置(非门)的输出端引入电阻，使得不同输出端的RC值不同，故对于同时变化的控制信号，不同输出端输出的驱动控制信号延迟不同，实现了不同输出端输出的驱动控制信号错峰，且结构简单，易于实现。

【技术实现步骤摘要】

本专利技术涉及集成电路
，特别是涉及一种驱动控制装置和一种PAD1输出电路。
技术介绍
相关技术中，参照图1，PAD10(输入输出引脚)输出电路采用大宽长比的非门(包括PMOS管P’和匪OS管N’ )作为驱动控制电路，且对于多个同时变化的控制信号IN’，PAD1输出电路采用多个相同的驱动控制电路，从而PAD1输出电路的输出也同时变化，其中，OUT’为驱动控制电路输出的驱动控制信号。相关技术中PAD1输出电路存在的缺点是:由于PAD1的输出驱动能力是可选择的，对于大驱动能力的控制信号IN’，若多个控制信号IN’同时打开(有效)，则必然会导致PAD1输出电路输出大peak (峰值)电流，损坏或烧毁PAD1输出电路和相关芯片。
技术实现思路
鉴于上述问题，本专利技术实施例提供了一种克服上述问题的一种驱动控制装置和相应的一种PAD1输出电路。为了解决上述问题，本专利技术实施例公开了一种驱动控制装置，包括:PM0S管，所述PMOS管的栅极与控制信号输出端相连，所述PMOS管的源极与预设电源相连，所述PMOS管的漏极作为所述驱动控制装置的第一输出端；NMOS管，所述NMOS管的栅极与所述控制信号输出端相连，所述NMOS管的源极接地，所述NMOS管的漏极作为所述驱动控制装置的第二输出端；至少一个相互串联的电阻模块，所述至少一个电阻模块连接在所述PMOS管的漏极与所述NMOS管的漏极之间，相邻两个电阻模块之间具有节点，每个所述节点作为所述驱动控制装置的一个输出端。优选地，所述至少一个电阻模块为第一电阻模块和第二电阻模块。优选地，所述第一电阻模块为第一电阻。优选地，所述第一电阻为可变电阻器或可变电位器。优选地，所述第二电阻模块为第二电阻。优选地，所述第二电阻为可变电阻器或可变电位器。本专利技术实施例的驱动控制装置包括以下优点:通过在相关技术中非门的输出端(PM0S管的漏极和NMOS管的漏极之间的节点)引入至少一个相互串联的电阻模块，并将各相邻两个电阻模块之间的节点、PMOS管的漏极和NMOS管的漏极作为驱动控制装置的输出端，由于不同输出端的RC值不同，故对于同时变化的控制信号，不同输出端输出的驱动控制信号延迟不同，从而实现了不同输出端输出的驱动控制信号错峰；无需引入复杂的电路，只需引入至少一个电阻(例如可变电阻器等)即可，结构简单，易于实现。为了解决上述问题，本专利技术实施例还公开了一种PAD1输出电路，包括:控制信号输出端和预设电源；多个所述的驱动控制装置，每个所述驱动控制装置分别与所述控制信号输出端和所述预设电源相连。本专利技术实施例的PAD1输出电路包括以下优点:每个驱动控制装置通过在相关技术中非门的输出端引入至少一个相互串联的电阻模块，并将各相邻两个电阻模块之间的节点、PMOS管的漏极和NMOS管的漏极作为驱动控制装置的输出端，由于不同输出端的RC值不同，故对于同时变化的控制信号，不同输出端输出的驱动控制信号延迟不同，从而实现了不同输出端输出的驱动控制信号错峰；每个驱动控制装置无需引入复杂的电路，只需引入至少一个电阻(例如可变电阻器等)即可，结构简单，易于实现；每个驱动控制装置可以选择不同的输出端，因此，对于多个同时变化的控制信号，多个驱动控制装置输出的驱动控制信号错峰，从而消除了多个控制信号同时有效时PAD1输出电路输出的大peak电流，有效地保护了 PAD1输出电路和相关芯片。【附图说明】图1是相关技术中驱动控制电路的结构示意图；图2是本专利技术的一种驱动控制装置实施例的结构框图；图3是本专利技术的一种驱动控制装置实施例的结构示意图；图4是本专利技术的一种驱动控制装置实施例的当第一电阻模块为第一电阻，第二电阻模块为第二电阻时的信号波形示意图；图5是本专利技术的一种PAD1输出电路实施例的结构框图。【具体实施方式】为使本专利技术的上述目的、特征和优点能够更加明显易懂，下面结合附图和【具体实施方式】对本专利技术作进一步详细的说明。本专利技术实施例的核心构思之一在于，在相关技术中PAD1输出电路的各非门的输出端(PM0S管的漏极和NMOS管的漏极之间的节点)，引入电阻，从而实现各非门输出的驱动控制信号错峰，进而保护PAD1输出电路和相关芯片。参照图2，示出了本专利技术的一种驱动控制装置I实施例的结构框图，具体可以包括如下模块:PM0S管10、NM0S管20和至少一个电阻模块30。其中，PMOS管10的栅极与控制信号输出端2相连，PMOS管10的源极与预设电源3相连，PMOS管10的漏极作为驱动控制装置I的第一输出端。NMOS管20的栅极与控制信号输出端2相连，NMOS管20的源极接地，NMOS管20的漏极作为驱动控制装置I的第二输出端。至少一个电阻模块30相互串联，至少一个电阻模块30连接在PMOS管10的漏极与NMOS管20的漏极之间，相邻两个电阻模块30之间具有节点，每个节点作为驱动控制装置I的一个输出端。另外，若将至少一个相互串联的电阻模块30看做为一个整体，则可以将至少一个相互串联的电阻模块30的一端与PMOS管10的漏极之间的节点(以下称为节点A)作为驱动控制装置I的第一输出端，将至少一个相互串联的电阻模块30的另一端与NMOS管20的漏极之间的节点(以下称为节点C)作为驱动控制装置I的第二输出端。具体地，每个电阻模块30可以包括至少一个电阻。需要说明的是，在实际应用中，可以设置至少一个电阻模块30中一个电阻模块30的阻值大小或全部电阻模块30的阻值大小可调节。具体地，在实际应用中，驱动控制装置I可以作为PAD1输出电路中的非门。当PAD1输出电路中包括多个驱动控制装置I时，每个驱动控制装置I可以通过选择不同的输出端或调节电阻模块30的阻值大小(例如当驱动控制装置I的输出端个数小于PAD1输出电路中同时变化的控制信号的个数时)，实现多个驱动控制装置I中各个输出端输出驱动控制信号的上升沿和下降沿错峰。在实际应用中，每个驱动控制装置I可以选择不同的输出端，因此，对于多个同时变化的控制信号，多个驱动控制装置I输出的驱动控制信号错峰，从而消除了多个控制信号同时有效时PAD1输出电路输出的大peak电流，有效地保护了 PAD1输出电路和相关芯片，防止了 PAD1输出电路和相关芯片损坏或烧毁。优选地，在本专利技术的一个实施例中，至少一个电阻模块30可以为第一电阻模块31和第二电阻模块32，此时，第一电阻模块31和第二电阻模块32之间的节点(以下称为节点B)作为驱动控制装置I的第三输出端，第一电阻模块31的一端与PMOS管10的漏极相连，第二电阻模块32的一端与NMOS管20的漏极相连。具体地，在本专利技术的一个实施例中，参照图3，第一电阻模块31可以为第一电阻R0，第二电阻模块32可以为第二电阻R1，其中，第一电阻RO的阻值大小与第二电阻Rl的阻值大小可以相等或不相等，IN为控制信号输出端2输出的控制信号，OUTO为驱动控制装置I的第一输出端(即节点A)输出的驱动控制信号，OUTl为驱动控制装置I的第三输出端(即节点B)输出的驱动控制信号，0UT2为驱动控制装置I的第二输出端(即节点C)输出的驱动控制信号。优选地，在本专利技术的一个实施例中，第一电阻RO和第二电阻Rl可以为可变电阻器或可变电位器等。图4为本专利技术的一种驱动控制装置I实施例的当第一电阻模块本文档来自技高网...

【技术保护点】
一种驱动控制装置，其特征在于，包括：PMOS管，所述PMOS管的栅极与控制信号输出端相连，所述PMOS管的源极与预设电源相连，所述PMOS管的漏极作为所述驱动控制装置的第一输出端；NMOS管，所述NMOS管的栅极与所述控制信号输出端相连，所述NMOS管的源极接地，所述NMOS管的漏极作为所述驱动控制装置的第二输出端；至少一个相互串联的电阻模块，所述至少一个电阻模块连接在所述PMOS管的漏极与所述NMOS管的漏极之间，相邻两个电阻模块之间具有节点，每个所述节点作为所述驱动控制装置的一个输出端。

【技术特征摘要】

【专利技术属性】
技术研发人员：苏志强，丁冲，陈立刚，谢瑞杰，
申请(专利权)人：北京兆易创新科技股份有限公司，
类型：发明
国别省市：北京;11