低功率偏移存储的锁存器制造技术

本发明专利技术提供一种低功率存储偏移的CMOS锁存器(140)，其包含例如：共用电流源(IBIAS，图3及图4)，其经布置以对偏移存储相位(504)提供预定偏置电流(例如当SAMPLE信号断言时通过电阻器R0及R1的电流)；及赋能晶体管(M3及M4)，其经布置以将分辨周期(518，当ENABLE信号断言时)期间的分辨偏置电流耦合到相应输入对装置(M1及M2)。所述低功率存储偏移的CMOS锁存器(140)任选地包含电流缩放(参见图4中的M1/M11及M2/M12w/1比例)以提供大于所述偏移存储相位(504)的所述预定偏置电流的分辨偏置电流。

【技术实现步骤摘要】

本申请案涉及电子电路。
技术介绍
电子电路是使用越来越小的设计特征而设计以得到增加的集成度及降低的功耗。此类电子电路的实例包含使用形成于越来越多的集成电路上的逻辑电路及/或存储器结构形成的锁存器。通常，锁存器被用作(例如转换器的)比较器中的最终级，其中所述锁存器经布置以提供信号放大以产生具有最小延迟的逻辑级信号。随着集成电路的设计特征变得越来越小，电子电路的集成度增加越来越需要使用锁存器，所述锁存器具有快速响应时间且最小化形成于集成电路中的电子电路的功耗。
技术实现思路
上文提及的问题可大部分由低功率偏移存储的锁存系统及方法来解决。例如，低功率偏移存储的CMOS锁存器包含经布置以对偏移存储相位提供预定偏置电流的常见电流源，且包含赋能晶体管，所述赋能晶体管经布置以将分辨周期期间的分辨偏置电流耦合到相应输入对装置。低功率偏移存储的CMOS锁存器任选地包含电流缩放以提供大于偏移存储相位的预定偏置电流的分辨偏置电流。此
技术实现思路
经提交了解其并非用于解译或限制权利要求的范围或含义。此外，所述
技术实现思路
不旨在识别所要求的主题的关键特征或本质特征，也不旨在用作辅助确定所要求的主题的范围。【附图说明】图1展示根据本专利技术的实例实施例的说明性电子装置。图2是说明常规CMOS锁存器的示意图。图3是说明根据本专利技术的实例实施例的低功率偏移存储的CMOS锁存器的示意图。图4是说明具有根据本专利技术的实例实施例的缩放偏置电流的低功率偏移存储的CMOS锁存器的示意图。图5是说明根据本专利技术的实例实施例的低功率偏移存储的CMOS锁存器的实例转换周期的时序图。【具体实施方式】以下讨论是针对本专利技术的各个实施例。虽然这些实施例中的一或多者可为优选的，但是所揭示实施例不应被解译或以其它方式用作限制本专利技术的范围，包含权利要求。此夕卜，所属领域的技术人员将了解，以下描述具有广泛应用且任何实施例的讨论只是意指所述实施例的实例且不旨在暗示本专利技术的范围(包含权利要求)被限于所述实施例。某些术语在以下描述及权利要求内使用以指代特定系统组件。如所属领域的技术人员将明白，各种名称可用来指代组件或系统。因此，名称不同但是功能相同的组件之间在本文中不一定有所区别。此外，系统可为又另一系统的子系统。在以下讨论及权利要求中，术语“包含”及“包括”是以开放式方式使用，且因此被解译为意指“包含，但不限于……”。此外，术语“耦合到”或“与……耦合”(等等)旨在描述间接或直接电气连接。因此，如果第一装置耦合到第二装置，那么可通过直接电气连接或通过经由其它装置及连接进行的间接电气连接来进行所述连接。术语“部分”可意指整个部分或小于整个部分的一部分。术语“校准”可包含单词“测试”的含义。术语“输入”可意指PMOS(正型金属氧化物半导体)或NMOS(负型金属氧化物半导体)晶体管的源极或漏极(或甚至例如按照上下文指示的栅极的控制输入)。图1展示根据本专利技术的优选实施例的说明性计算装置100。例如，计算装置100是电子系统129 (例如计算机、电子器件控制“盒”或显示器、通信装备(包含发射器)或经布置以接收交流电的任何其它类型的电子系统)或并入到所述电子系统129中。在一些实施例中，计算装置100包括巨型单元或芯片系统(SoC)，所述巨型单元或芯片上系统(SoC)包含例如CPU 112 (中央处理单元)、存储装置114 (例如随机存取存储器(RAM))及电力供应器110的控制逻辑。CPU 112可为例如CISC型(复杂指令集计算机)CPU,RISC型CPU (精简指令集计算机)、MCU型(微控制器单元)或数字信号处理器(DSP)。存储装置114 (可为存储器，例如处理器上缓存、处理器外缓存、RAM、闪存或磁盘存储装置)存储一或多个软件应用程序130 (例如嵌入式应用程序)，所述软件应用程序130在由CPU112执行时执行与计算装置100相关联的任何适当功能。CPU 112包括存储从存储装置114频繁存取的信息的存储器及逻辑。计算装置100通常是由用户使用UI (用户界面)116来控制，UI 116在执行软件应用程序130期间给用户提供输出且从用户接收输入。所述输出是使用显示器118、指示灯、扬声器、振动等等而提供。所述输入是使用音频及/或视频输入(例如使用声音或图像辨识)以及电气及/或机械装置(例如小键盘、开关、接近度检测器、陀螺仪、加速器等等)而接收。CPU 112及电力供应器110被耦合到I/O(输入-输出)端口 128，所述I/O端口 128提供经配置以从联网装置131接收输入(及/或给联网装置131提供输出)的接口。联网装置131可包含能够与计算装置100进行点对点及/或联网通信的任何装置(包含测试装备)。计算装置100还可被耦合到外围设备及/或计算装置，包含有形、非暂时性媒体(例如闪存)及/或有线或无线媒体。这些及其它输入及输出装置是由外部装置使用无线或有线连接而选择性地耦合到计算装置100。存储装置114可由(例如)联网装置131存取。测试仪110包括支持执行软件应用程序130的计算装置100的校准、测试及调试的逻辑。例如，测试仪110可用来仿真计算装置100的有缺陷或不可用组件以允许验证所述组件在其实际上存在于计算装置100上时将如何在各种情形中执行(例如，所述组件将如何与软件应用程序130交互)。以此方式，软件应用程序130可在类似于后期制作操作的环境中调试。测试仪110例如包含转换器(例如10位逐次逼近寄存器转换器)138，所述转换器138包含偏移存储的锁存器140。虽然偏移存储的锁存器140被说明为包含在测试仪110中，但是偏移存储的锁存器140可多次包含在计算装置100的组件(例如CPU 112、存储装置114、I/O端口 128等等)内。CPU 112及测试仪110被耦合到1/0(输入-输出)端口 128，所述I/O端口 128提供经配置以从外围设备及/或计算装置131接收输入(及/或给外围设备及/或计算装置131提供输出)的接口，包含有形(例如“非暂时性”)媒体(例如闪存)及/或有线或无线媒体(例如联合测试行动小组(JTAG)接口)。这些及其它输入及输出装置是由外部装置使用无线或有线连接而选择性地耦合到计算装置100。CPU 112、存储装置114及测试仪110还被耦合到电力供应器(没有展示)，所述电力供应器经配置以从电源(例如电池、太阳能电池、“通电”电源线、感应场、燃料电池等等)接收电力。如下文参考以下图式讨论，偏移存储的锁存器140经布置以(例如)在偏移存储的锁存器140的偏移存储相位期间消耗低静态电流，且同时还通过在偏移存储的锁存器140的分辨相位期间增强电流来实现低分辨延迟。偏移存储的锁存器140在分辨相位中的电流通常是偏置电流(IBIAS)的倍数，且乘法因子(例如IBIAS的倍数的值)与由制造条件不同而引起的PVT(功率、电压及温度)变动无关。通过准确地确定准确的IBIAS电流，偏移存储的锁存器140的延迟及由偏移存储的锁存器140使用的功率可加以准确地控制。偏移存储的锁存器140相对于常规解决方案减小所使用的锁存器功率，且不一定影响偏移存储的锁存器140的锁存器偏移的程度。所揭示偏移存储的锁存器140通常对区域布局需求具有可本文档来自技高网...

【技术保护点】
一种锁存器，其包括：输出级，其具有第一输出及第二输出，其中所述第一输出经布置以提供用于控制所述第二输出的第一正反馈回路，且其中所述第二输出经布置以提供用于控制所述第一输出的第二正反馈回路；及输入级，其具有电容式耦合到第一放大器的控制输入的第一输入及电容式耦合到第二放大器的控制输入的第二输入，其中在分辨相位期间，所述第一输出经选择性地耦合到所述第一放大器的第一信号输入且所述第二输出经选择性地耦合到所述第二放大器的第一信号输入，其中在偏移存储相位期间，偏置电流源是经由第一电阻器选择性地耦合到所述第一放大器的所述控制输入及所述第一信号输入，且其中在所述偏移存储相位期间，所述偏置电流源是经由第二电阻器选择性地耦合到所述第二放大器的所述控制输入及所述第一信号输入。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：马哈德万·文基德斯瓦兰，拉贾韦吕·西纳卡兰，
申请(专利权)人：德州仪器公司，
类型：发明
国别省市：美国;US