【技术实现步骤摘要】
【技术保护点】
一种将四值时钟转换为二值时钟的CMOS电路，它有一个四值时钟输入端(QC)和一个二值时钟输出端(BC)，该电路的特征在于：它包括两个阈0.5的NMOS管(N1和N2)、一个阈1.5的NMOS管(N3)、四个阈‑0.5的PMOS管(P2、P3、P4和P5)、一个阈‑1.5的PMOS(P7)管和两个阈‑2.5的PMOS管(P1和P6)，所述MOS管P1、P6、N2、P5、P7、N3、P3和N1的栅极与电路输入端(QC)相接，MOS管P1、P2、P6和P7的源极与电平逻辑值3的电压源相接，N2和N3的源极与电源地相接，P5和N1的源极与电平逻辑值2的电压源相接，P6和N2的漏极与P4的栅极相接，P4的源极与P5的漏极相接，P2的漏极与P3的源极相接，P7和N3的漏极与P2的栅极相接，P1、P3、P4和N1的漏极相接作为电路的输出端(BC)；其功能是把一个周期内电平逻辑值切换次序为0→1→2→3→2→1→0的四值时钟转换为一个周期内电平逻辑值切换次序为3→2→3的二值时钟输出。
【技术特征摘要】
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。