一种QC转换为BC13的CMOS电路单元制造技术

本发明专利技术创造了一种把QC转换为BC13的电路，该电路由三个阈0.5的NMOS管、一个阈2.5的NMOS管、四个阈-0.5的PMOS管、一个阈-1.5的PMOS管和一个阈-2.5的PMOS管组成；本发明专利技术的价值在于：该转换电路在确保QC有用信息不丢失的前提下，将QC信号转换为易于识别和使用的BC13信号；这样一方面可以使用QC信号驱动基于BC13信号的数字电路，另一方面解决了QC与BC13间的兼容问题；另外，由于该转换电路把识别难度大的QC转换为了易识别的BC13，所以可采用该转换电路和简单的BC13识别电路来组成QC的识别电路，这样可降低QC应用电路的复杂度，进而有助于QC的推广应用。

【技术实现步骤摘要】

【技术保护点】
一种将四值时钟转换为二值时钟的CMOS电路，它有一个四值时钟输入端(QC)和一个二值时钟输出端(BC)，该电路的特征在于：它包括一个阈2.5的NMOS管(N1)、三个阈0.5的NMOS管(N2、N3和N4)、四个阈‑0.5的PMOS管(P1、P2、P3和P4)、一个阈‑1.5的PMOS管(P5)和一个阈‑2.5的PMOS管(P6)，所述MOS管P1、P3、P5、P6、N1、N3和N4的栅极与电路输入端(QC)相接，MOS管P1、P2、P5和P6的源极与电平逻辑值3的信号源相接，P1和N1的漏极与P2和N2的栅极相接，N1和N4的源极与地相接，N3和P3的源极与电平逻辑值1的信号源相接，P2、N2、P3和P4的漏极相接作为电路的输出端(BC)，N2的源极与N3的漏极相接，P5的漏极与P4的源极相接，P6和N4的漏极与P4的栅极相接；其功能是把一个周期内电平逻辑值切换次序为0→1→2→3→2→1→0的四值时钟转换为一个周期内电平逻辑值切换次序为1→3→1的二值时钟输出。

【技术特征摘要】

【专利技术属性】
技术研发人员：郎燕峰，
申请(专利权)人：浙江工商大学，
类型：发明
国别省市：浙江;33