可堆栈半导体封装件的模块化装置及其制法制造方法及图纸

一种可堆栈半导体封装件的模块化装置及其制法，包括一第一半导体封装件及至少一堆栈在其上，并与其电性连接的第二半导体封装件；其中，该第一半导体封装件具有供芯片安置其上的承载件，以及一借多个导电组件电性连接至该承载件且位于该芯片上方的电路板，在该承载件与该电路板间形成有一用以包覆该芯片与该导电组件的封装胶体，使该电路板的上表面外露出封装件外，供该第二半导体封装件与该电路板上表面形成的电性连接区电性连接；由于该电路板是借封装胶体结合于第一半导体封装件中，因此具有较佳的作业性及可靠性，且提供了较佳的电路布局性。（*该技术在2022年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术是关于一种模块化的半导体封装件，特别是关于一种以堆栈方式结合有多个半导体封装件的模块化装置。
技术介绍
现今电子产品是朝多功能、高电性及高速运作的方向发展，为配合此发展方向，半导体开发者都在积极研发能整合有多个芯片的半导体装置的多芯片模块(Multi Chip Module，MCM)，以符合电子产品的需求。这种整合有多个芯片的半导体装置主要类型之一，是在单一的半导体装置中整合多个芯片，如图1A及图1B所示的半导体装置，是在一基板上承载多个堆栈的半导体芯片10(如图1A所示)，或在一基板20上布设多个置于同一平面上的半导体芯片21(如图1B所示)。这种半导体装置的缺点在于只有在完成封装之后，才能对各芯片进行电性及可靠性等测试，若其中有一个芯片无法通过测试，会导致整个半导体装置无法使用。如图1C所示，美国专利第6,303,997号专利技术了一个整合有多个芯片的半导体装置类型，即在一基板30的上表面安置有一电性连接至该基板30的半导体芯片31与另一半导体封装件32；该模块化的半导体装置3制程，是先将该半导体芯片31借由焊线311电性连接至该基板30上表面并进行测试；在确认功能正常后，再以表面藕接(SurfaceMount Technology，SMT)的方式，将另一已完成封装并经测试的BGA半导体封装件32，通过焊球321电性连接至该基板30，最后再进行整体测试，避免前述传统的多芯片模块存在的已知好芯片(Known GoodDie，KGD)的问题。然而该半导体装置3必须在该基板30上表面同时设置多个焊线垫与焊球垫，供该半导体芯片31与封装件32电性连接至该基板30，不仅受限于基板布局，同时必须使用高密度的制程，如积层基板(Build-Up substrate)，这会导致生产成本的提升。美国专利第5,783,870号专利技术了另一整合有多个芯片的半导体装置的类型，如图1D所示，该方法是将多个半导体封装件整合为单一的模块化的半导体装置(Module Semiconductor Device)。该模块化半导体装置4，是将一第二半导体封装件40b叠接在一第一半导体封装件40a上，以借该第二半导体封装件40b的多个焊球411b，焊接至该第一半导体封装件41a的基板41a上表面，使该第二半导体封装件40b能够电性连接至该第一半导体封装件；同理，第三半导体封装件40c与第二半导体封装件40b的叠接也是如此。其中该模块化的半导体装置所使用的半导体封装件需要个别进行所需的测试，在测试通过后再加以叠接。这虽可利用一般基板解决多芯片模块所存在的已知好芯片(Known Good Die，KGD)的问题，然而，在这种具有多个叠接半导体封装件的装置中，位于下层的半导体封装件的基板部分，仅在安置有半导体芯片的芯片接置区其余部分的区域，才可供上层半导体封装件的焊球进行焊接以电性连接至下层半导体封装件，也就是，该基板上的电性连接区域(Electrically-connecting area)的大小受到限制，从而影响到基板的电路布局，也影响了上层半导体封装件的输入/输出端(I/O Connection)的数量与布设，使整体封装装置的设计灵活性(Design Flexibility)受到不利的影响。因此，如何借由简单的制程技术、花费较少的成本即可提供半导体装置的高度积成化，已成目前亟待解决的课题。
技术实现思路
为克服上所述现有技术的缺点，本专利技术的主要目的是提供一种具较佳的作业性及可靠性的可堆栈半导体封装件的模块化装置及其制法。本专利技术的另一目的是提供一种可以借由简单的制程技术、花费较少的成本即可达到模块化封装结构的可堆栈半导体封装件的模块化装置及其制法。本专利技术的又一目的是提供一种具有较佳电路布局性以延伸布局空间供多个半导体封装件进行安置的可堆栈半导体封装件的模块化装置及其制法。为达到上述及其它目的，本专利技术可堆栈半导体封装件的模块化装置，包括一第一半导体封装件，以及至少一堆栈在该第一半导体封装件上并与该第一半导体封装件电性连接的第二半导体封装件。该第一半导体封装件包含有一芯片承载件；至少一安置在该芯片承载件的半导体芯片；一提供该半导体芯片电性连接至该芯片承载件的第一导电组件；一位于该半导体芯片上方的电路板；一用以支撑并提供该电路板电性连接至该芯片承载件的第二导电组件；一形成于该芯片承载件与该电路板间，用以包覆该半导体芯片与该第二导电组件，并外露出该电路板上表面的封装胶体；以及一用以提供该半导体芯片电性连接至外界的第三导电组件。该第二半导体封装件是借由一导电组件电性连接至该外露于第一半导体封装件的电路板上表面，整合该第一半导体封装件，形成一可堆栈半导体封装件的模块化装置。本专利技术所提供的模块化装置的制法包括下列步骤制备一芯片承载件，并在其上安置有至少一借由第一导电组件与该芯片承载件电性连接的芯片；提供一电路板，具有一上表面及一下表面，同时在该下表面上预设一第二导电组件；将该电路板安置在该结合有半导体芯片的芯片承载件上方，并借由该第二导电组件电性连接至该芯片承载件；填充一封装胶体至该芯片承载件与该电路板间，用以包覆该半导体芯片、第一导电组件与第二导电组件，并使该电路板的上表面得以外露出该封装胶体；在该芯片承载件上设置一第三电组件，以提供上述封装的第一半导体封装件电性连接至外部装置；以及将至少一第二半导体封装件电性连接至该第一半导体封装件的电路板上表面。由于该电路板是借由第二导电组件结合于该第一半导体封装件中，其间并包覆有该封装胶体，故在该第二半导体封装件电性连接至该第一半导体封装件时，能够提供较佳的作业性及可靠性，且该外露于第一半导体封装件的电路板，其上表面整体均可提供该第二半导体封装件的接置，因此可提供较佳的电路布局性(Trace Routability orLayout)以供安置更多的电子组件。附图说明图1A是现有整合有多个芯片的半导体封装件剖面示意图；图1B是现有整合有多个芯片的半导体封装件剖面示意图；图1C是现有的美国专利第6,303,997号半导体装置的剖面示意图；图1D是现有的美国专利第5,783,870号半导体装置的剖面示意图；图2A至图2E是本专利技术的可堆栈半导体封装件的模块化装置制程示意图；以及图3是本专利技术的可堆栈半导体封装件的模块化装置实施例2剖面示意图。具体实施例方式请参阅图2E，为本专利技术的可堆栈半导体封装件的模块化装置剖面示意图。如图2E所示，该半导体装置包括有一第一半导体封装件50，以及至少一堆栈在该第一半导体封装件50上并与该第一半导体封装件50电性连接的第二半导体封装件500。该第一半导体封装件50具有一芯片承载件51；至少一安置在该芯片承载件51的半导体芯片52；一提供该半导体芯片52电性连接至该芯片承载件51的第一导电组件53；一位于该半导体芯片52上方的电路板54；一用以支撑并提供该电路板54电性连接至该芯片承载件51的第二导电组件55；一形成于该芯片承载件51与该电路板54间，用以包覆该半导体芯片52、第一导电组件53与第二导电组件55，并外露出该电路板54上表面的封装胶体56；以及一用以提供该半导体芯片52电性连接至外界的第三导电组件57。借由将该电路板54上表面外露出该第一半导体封装件50之外表面，本文档来自技高网...

【技术保护点】
一种可堆栈半导体封装件的模块化装置，其特征在于，该模块化装置包括：一第一半导体封装件；以及至少一第二半导体封装件，是堆栈并电性连接至该第一半导体封装件上；其中该第一半导体封装件包含：一芯片承载件；至少一安置在 该芯片承载件的半导体芯片；一提供该半导体芯片电性连接至该芯片承载件的第一导电组件；一位于该半导体芯片上方并具有一上表面及一下表面的电路板；一设置在该电路板下表面，用以支撑并提供该电路板电性连接至该芯片承载件的第二导电 组件；一形成于该芯片承载件与该电路板间，以包覆住该半导体芯片、第一导电组件及第二导电组件，并外露出该电路板上表面以供至少一第二半导体封装件作电性连接的封装胶体；以及一用以提供该半导体芯片电性连接至外界的第三导电组件。

【技术特征摘要】
1.一种可堆栈半导体封装件的模块化装置，其特征在于，该模块化装置包括一第一半导体封装件；以及至少一第二半导体封装件，是堆栈并电性连接至该第一半导体封装件上；其中该第一半导体封装件包含一芯片承载件；至少一安置在该芯片承载件的半导体芯片；一提供该半导体芯片电性连接至该芯片承载件的第一导电组件；一位于该半导体芯片上方并具有一上表面及一下表面的电路板；一设置在该电路板下表面，用以支撑并提供该电路板电性连接至该芯片承载件的第二导电组件；一形成于该芯片承载件与该电路板间，以包覆住该半导体芯片、第一导电组件及第二导电组件，并外露出该电路板上表面以供至少一第二半导体封装件作电性连接的封装胶体；以及一用以提供该半导体芯片电性连接至外界的第三导电组件。2.如权利要求1所述的可堆栈半导体封装件的模块化装置，其特征在于，该第一导电组件是焊线及焊锡凸块中的任一种。3.如权利要求1所述的可堆栈半导体封装件的模块化装置，其特征在于，该第二导电组件是焊球、焊锡凸块及金属管脚中的任一种。4.如权利要求1所述的可堆栈半导体封装件的模块化装置，其特征在于，该第三导电组件是焊球。5.如权利要求1所述的可堆栈半导体封装件的模块化装置，其特征在于，该第二半导体封装件是球栅阵列半导体封装件。6.如权利要求1所述的可堆栈半导体封装件的模块化装置，其特征在于，该电路板是一双层电路板。7.如权利要求6所述的可堆栈半导体封装件的模块化装置，其特征在于，该电路板上表面和下表面形成有多个电性焊接点与导电迹线，并在该电路板中设置有多个导电贯孔。8.一种可堆栈半导体封装件的模块化装置的制法，其特征在于，该模块化装置的制法包括(1...

【专利技术属性】
技术研发人员：普翰屏，黄致明，黄建屏，
申请(专利权)人：矽品精密工业股份有限公司，
类型：发明
国别省市：71[中国|台湾]