层积半导体芯片的半导体装置及其制造方法制造方法及图纸

一种层积半导体芯片的半导体装置及其制造方法。其在电极膜表面形成粘合膜，再在其上形成覆盖膜。粘合膜的构成材料使用镍、铬、钼、钨、铝及这些金属的合金等。覆盖膜的材料使用金、银、白金及这些金属的合金等。

【技术实现步骤摘要】

本专利技术涉及搭载半导体芯片的半导体装置及其制造方法。
技术介绍
在手机、PDA、DVC、DSC这样的便携式电子设备加速高功能化中，要使这样的产品被市场接受必须使将其小型、轻量化，为此，对高集成系统LSI的要求越来越高。另一方面对这些电子设备又要求使用更加便利，对用于设备中的LSI要求高功能、高性能化。因此，随着LSI芯片的高集成化，其I/O数量增加，也增强了对封装件自身小型化的要求，为同时满足上述这两方面的要求，而强烈要求开发出适用于半导体部件的高密度衬底安装的半导体封装件。为满足这样的要求，开发被称为CSP(Chip Size Package)的各种封装技术。这样封装件例如可知BGA(Ball Grid Array)。在BAG中，在封装用衬底上安装半导体芯片，在将其树脂模制后，在相反侧的面上以区域状(エリア状)形成作为外部端子的焊锡球。在BGA中，由于安装区域以面形成，故可较容易地将封装件小型化。另外，即使在电路衬底侧也不必对应狭缝，也不需要高精度的安装技术，故当使用BGA时，即使在封装件成本稍微高时，也可以降低整体的安装成本。图1是表示例如特开平7-183426号公报中公开的一般BGA的结构示意图。BGA100具有介由粘接层108将LSI芯片102搭载在玻璃环氧树脂衬底106上的结构。LSI芯片102用密封树脂110进行模制。利用金属线104将LSI芯片102和玻璃环氧树脂衬底106电连接。在玻璃环氧树脂衬底106的背面以阵列状排列焊球112。介由该焊球112将BGA100安装在印刷线路板上。在这样的封装件中，半导体芯片和配线层利用引线结合方式或倒装法连接。即，在配线层的最上部设置由金属膜成的垫片电极，利用规定的导电部件即金属线或焊锡等将该垫片电极和半导体芯片的垫片电极连接。降低该连接位置的电阻和稳定地提高连接强度，在提高合格品率及元件可靠性基础上成为又一重要技术课题。专利文献特开平7-183426号公报通过封装件形成工艺有时不能充分得到该连接部分的电阻或强度。本专利技术者根据研究确定，特别是在配线层上形成元件的工序中，当采用含有等离子处理工序时，常常产生引线结合等的不合格现象。本专利技术是鉴于上述问题点而开发的，其目的在于，抑制半导体封装件的半导体芯片和配线层的连接不良，提高元件可靠性及合格品率。
技术实现思路
关于引起半导体芯片和配线层的连接不良的主要原因，本专利技术者进行了专心的研讨。其结果可知，在配线层上部搭载元件的工序中，若实施使等离子处理等金属表面改性的工序，垫片电极表面改性，连接强度降低。本专利技术是基于此研发的。即，本专利技术提供一种半导体装置，其特征在于，包括基件；导电路，其设在基件中；绝缘膜，其覆盖基件的至少一部分；垫片电极，其设在基件表面或绝缘膜表面，连接导电路；半导体芯片，其形成在绝缘膜上；导电部件，其电连接垫片电极及半导体芯片。其中，垫片电极具有电极膜及在其表面形成的导电性保护膜，导电部件的一端连接导电性保护膜。另外，本专利技术提供一种半导体装置的制造方法，其特征在于，包括如下工序准备含有导电路的基件；形成覆盖基件至少一部分的绝缘膜，同时在基件的表面或绝缘膜的表面形成连接导电路的垫片电极；在绝缘膜的表面及垫片电极的表面露出的状态下进行等离子处理。根据本专利技术，由于在垫片电极表面设有导电性保护膜，故可抑制垫片电极表面的劣化。在该半导体装置中，绝缘膜表面是等离子处理面，导电膜表面由耐等离子性材料构成。另外，利用该等离子处理也可以形成在绝缘膜表面形成微小突起群的结构。通过等离子处理绝缘膜表面提高和形成于其上部的膜的粘接性，但相反，存在着垫片电极表面发生劣化、半导体芯片和配线层接触不良的问题。根据上述结构，由于可通过导电性保护膜来抑制垫片电极表面的劣化，故可解决上述问题。另外，上述半导体装置中，上述绝缘膜具有凹部，在所述凹部的内部设置上述垫片电极，在上述凹部的内壁和上述垫片电极的侧面之间设置缝隙部。由此，和设于绝缘膜上部的密封树脂等的粘接性变得良好。另外，在垫片电极上不容易附着绝缘膜材料的渣滓等。本专利技术的导电性保护膜可包括粘合膜和覆盖膜，其中，该粘合膜在电极膜上形成，覆盖膜在该粘合膜上形成，构成导电性保护膜的最表面。附图说明图1是现有技术的封装件的结构图；图2是ISB(注册商标)的结构图；图3A、图3B是BGA及ISB(注册商标)的制造工序图；图4是实施例的半导体装置的结构图；图5A、图5B、图5C是实施例的半导体装置的制造方法的图；图6A、图6B是实施例的半导体装置的制造方法的图；图7A、图7B、图7C是实施例的半导体装置的制造方法的图。具体实施例方式以下，说明本专利技术的实施方式，首先说明实施例采用的ISB结构。ISB(Integrated System in Board；注册商标)是根据本申请开发的特有的封装件。在以半导体裸片为核芯的电路封装件中，ISB是具有铜形成的配线图案的同时不使用支承电路元件的芯子(基件)的特有的无芯系统内装式封装件。图2是表示ISB的一例的结构示意图。在此，为便于理解ISB的整体结构，仅表示一个配线层，但实际上是多个配线层层积的结构。该ISB是通过由铜图案205构成的配线将LSI裸片201、Tr裸片202及片状CR203连接的结构。LSI裸片201通过金属结合线204导通引出电极和配线。在LSI裸片201的正下方设置导电膏206，介由该导电膏将ISB安装在印刷线路板上。ISB整体由用环氧树脂等构成的树脂封装层207密封。另外，该图中表示的是具有单层配线层的结构，也可采用多层配线结构。图3是现有CSP和本专利技术ISB的制造工序对比图。图3A是表示现有CSP的制造工序。首先，在衬底上形成框架，在各框架划分的元件形成区域安装芯片。然后，对各元件通过热硬性树脂设置密封层，然后，利用模型冲切成各个元件。在最终工序的冲切中，模制树脂及衬底一起切断，存在切断面具有表面起毛等问题。另外，由于完成冲切后大量产生下脚料，存在不利于环保的问题。另一方面，图3B是ISB制造工序图。首先，在金属箔上设置框架，在各模块形成区域形成配线图案，在其上搭载LSI等电路元件。然后，在每个模块上施行封装，沿划线区域进行切割，得到制品。由于在封装完成后划线工序前除去形成基底的金属箔，故在划线工序的切割中，仅切断树脂层。因此，可抑制切断面起毛，提高切割的准确性。在采用ISB的结构时，得到如下优点。(i)由于可采用无芯安装，故可实现晶体管、IC、LSI的小型、薄型化。(ii)由于可由晶体管电路形成(回路形成)系统LSI，乃至电路形成片型电容和电阻，将其封装，故可实现高度SIP(System in Package)。(iii)由于可组合现有的半导体芯片，故可在短时间内开发系统LSI。(iv)在单层ISB结构中，半导体裸片被直接安装在正下方的铜材料上，可得到良好的放热性。(v)由于电路配线是铜材料而没有芯件，故形成低电容率的电路配线，可在高数据传输或高频电路中发挥优良的特性。(vi)由于电极埋入封装层内部，故可抑制电极材料产生粒子污染。(vii)由于封装尺寸自由，当将每个下脚料和64引脚的SQFP封装件比较时，为大约1/10的量，故可降低对环境的影响。(viii)可实现从搭载部件的印刷电路衬底向功能型电路衬底的新概本文档来自技高网...

【技术保护点】
一种半导体装置，其特征在于，包括：基件；导电路，其设在所述基件中；绝缘膜，其覆盖所述基件的至少一部分；垫片电极，其设在所述基件表面或所述绝缘膜表面，连接所述导电路；半导体芯片，其形成在所述绝缘膜上；导电部件，其电连接所述垫片电极及所述半导体芯片，其中，所述垫片电极具有电极膜及在其表面形成的导电性保护膜，所述导电部件的一端连接所述导电性保护膜。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：臼井良辅，水原秀树，中村岳史，
申请(专利权)人：三洋电机株式会社，
类型：发明
国别省市：JP[日本]