干蚀刻方法技术

从图１（ａ）所示的状态开始，作为蚀刻气体，使用至少含有ＨＢｒ的气体，例如ＨＢｒ＋Ｃｌ↓［２］的混合气体，在第一压力下，进行主蚀刻工序。之后，如图１（ｂ）所示，在露出硅氧化膜层（１０２）之前，结束上述主蚀刻工序，使用至少含有ＨＢｒ的气体，例如单一的ＨＢｒ气体，在比第一压力高的第二压力下，进行过蚀刻工序，如图１（ｃ）所示，完全露出硅氧化膜层（１０２）。这样，与现有技术比较，能够提高含硅的导电膜层对硅氧化膜的选择比，能够不蚀刻作为基层的硅氧化膜层，而且不扰乱含硅的导电膜层的蚀刻形状，能够确实地仅蚀刻除去希望的含硅的导电膜层。（*该技术在2022年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及一种半导体元件制造的，特别涉及一种对包含在硅氧化膜层上形成的硅的导电膜层进行蚀刻的。
技术介绍
一直以来，在半导体元件的制造领域中，在形成栅构造的工序等中，在作为绝缘层的硅氧化膜层上，形成导体层(包含硅的导电膜层(例如，多晶硅层或者硅化物层，或者多晶硅层和其上的硅化物层))，之后，通过在导体层上形成的掩膜层，将该导体层进行蚀刻到规定形状，直到露出下层的硅氧化膜层。在对在这种硅氧化膜层上形成的含硅的导电膜层进行蚀刻的情况下，一直以来广泛使用等离子体蚀刻。另外，在通过等离子体蚀刻对含有硅的导电膜层进行蚀刻的情况下，为了在半导体晶片等的全部各个部分不剩余不希望的含硅的导电膜层，能够完全除掉，在露出硅氧化膜层后，还要进一步蚀刻，进行所谓的过蚀刻(over etching)。在这种过蚀刻工序中，对露出的硅氧化膜层进行有限的蚀刻，需要仅将含硅的导电膜层进行蚀刻。为此，需要使用含硅的导电膜对硅氧化膜的选择比(含硅的导电膜的蚀刻速率/硅氧化膜的蚀刻速率)高的蚀刻气体。作为这种蚀刻气体，使用一直以来的HBr气体，或者HBr气体和O2气体的混合气体等。另外，作为上述蚀刻时的压力，通常使本文档来自技高网...

【技术保护点】
一种干蚀刻方法，通过在该含有硅的导电膜层上形成的规定的图案形状的掩膜层，利用至少含有ＨＢｒ气体的蚀刻气体，对在硅氧化膜层上形成的含硅的导电膜层进行蚀刻，其特征在于，包括：　　　　在不到１３Ｐａ的第一压力下进行等离子体蚀刻的主蚀刻工序；　　　　在所述主蚀刻工序后，以比所述主蚀刻工序高的１３Ｐａ之上，２７Ｐａ之下的第二压力进行等离子体蚀刻的过蚀刻工序。

【技术特征摘要】
JP 2001-6-15 182193/2001;JP 2001-10-17 319755/20011.一种干蚀刻方法，通过在该含有硅的导电膜层上形成的规定的图案形状的掩膜层，利用至少含有HBr气体的蚀刻气体，对在硅氧化膜层上形成的含硅的导电膜层进行蚀刻，其特征在于，包括在不到13Pa的第一压力下进行等离子体蚀刻的主蚀刻工序；在所述主蚀刻工序后，以比所述主蚀刻工序高的13Pa之上，27Pa之下的第二压力进行等离子体蚀刻的过蚀刻工序。2.根据权利要求1所述的干蚀刻方法，其特征在于所述含有硅的导电膜层是多晶硅层。3.根据权利要求1所述的干蚀刻方法，其特征在于所述含有硅的导电膜层是硅化物层。4.根据权利要求1所述的干蚀刻方法，其特征在于所述含有硅的导电膜层是多晶硅层和其上的硅化物层。5.根据权利要求1所述的干蚀刻方法，其特征在于所述过蚀刻工序的蚀刻气体是由HBr和O2的混合气体或者...

【专利技术属性】
技术研发人员：饭嶋悦夫，山田纪和，
申请(专利权)人：东京毅力科创株式会社，
类型：发明
国别省市：JP[日本]