干蚀刻方法技术

本发明专利技术提供一种既可防止绝缘层产生缺口又可进行高精度的细微加工的干蚀刻方法。该干蚀刻方法为：准备基板，其中，在由硅氧化物构成的绝缘层（２３）上形成有半导体层（２１）；在半导体层上形成通孔；对绝缘层中从通孔（２５）露出的区域进行蚀刻，在绝缘层上形成凹处（２６），同时在通孔和凹处的侧壁上形成树脂膜（２７）。通过在凹处的侧壁上形成树脂膜，可保护凹处的侧壁不受等离子体中的离子的碰撞作用，防止凹处侧壁产生缺口；通过在通孔的侧壁上形成树脂膜，可保护通孔的侧壁不受等离子体中的离子的碰撞作用，防止通孔的孔形状发生变化。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及一种基板的，该基板的绝缘层上设置有半导体层。
技术介绍
近年来，SOI ( Silicon On Insulator )基板广泛运用在半导体存储元件和MEMS ( Micro-Electro-Mechanical System )的制造中。该SOI基板具有这样的结构，即，由硅氧化膜构成的绝缘层被夹在硅基板之间。对位于上侧的硅基板和位于中间的绝缘层通过干蚀刻(等离子蚀刻)法加工，以形成规定形状的孔(接触孔)和槽(沟槽)、或者活动元件的活动空间(例如，参照下述专利文献l)。图8中A C示意性地表示了加工SOI基板的一个例子。SOI基板101包括由硅基板构成并位于上侧的第一半导体层11;由硅基板构成并位于下侧的第二半导体层12;由硅氧化膜(Si02)构成并位于第一半导体层11和第二半导体层12之间的绝缘层13。如图8中A所示，在第一半导体层11的表面上，设置有图案层14，该图案层14由加工成规定形状图案的硅氧化膜(Si02)等构成，通过以该图案层14作为掩膜而对第一半导体层11进行干蚀刻，形成贯穿第一半导体层11的通孔15。接下来，如图8中B、 C所示，在绝缘层13的经由通孔15露出的区域上形成凹处16。在形成凹处16时，以具有通孔15的第一半导体层ll作为掩膜，对绝缘层13进行干蚀刻。在形成通孔15和凹处16时，例如，将Ar和SF6的混合气体用作蚀刻气体。专利文献1:日本专利技术专利公开公报特开2003-203967号3专利文献2:日本专利技术专利公开公报特开平11-219938号然而，就上述现有技术的而言，有时会在通孔15的下部形成缺口 (底切部)17 (图8中B)。产生缺口 17的主要原因在于，通孔15底部的电荷积累(f" Y —夕7少7°)。即，由于蚀刻时外加在基板上的偏压的作用，使等离子体中的电子滞留在通孔15的底部，从而，该处会吸引等离子体中的阳离子，当对绝缘层13进行等向性蚀刻时，则会产生缺口 17。当产生有缺口 17时，在绝缘层13上形成的凹处16的形成宽度(或直径)会大于贯穿孔15的形成宽度(或直径)。因此，例如，当在通孔15和凹处16的侧壁上形成导电镀膜而形成层间布线(接触孔)时，存在如下这样的问题，即，容易因在缺口 17的形成部位出现的电镀不良而导致线路出现断路。此外，就现有技术的而言，在对绝缘层13进行蚀刻时，等离子体中的离子相互碰撞的情况不仅会在绝缘层13的从通孔15露出的表面区域发生，还会在通孔15的侧壁发生，因此，还存在如下这样的问题随着凹处16的形成，通孔15的形成宽度(或直径)会发生变化，从而不能进行高精度的细微加工。为了防止因通孔底部的电荷积累而产生缺口的现象发生，公知有一种对外加在基板上的偏压进行脉沖调制的方法(例如，参照上述专利文献2)。然而，该结构中，需要脉冲发生器等外围设备的设置成本。此外，由于缺口的大小也会随通孔的深度或形成宽度(直径)等而发生变化，因此，存在控制起来比较复杂这样的问题。
技术实现思路
本专利技术有鉴于上述问题而作出，目的在于提供一种，采用本专利技术，既可防止绝缘层上产生缺口，又可进行高精度的细微加工。本专利技术一实施方式的千蚀刻方法包括准备基板，该基板中，在由硅氧化物构成的绝缘层之上，形成有半导体层。此外，在所述半导体层上形成通孔。通过对所述绝缘层中、经由所述通孔露出的区域进行蚀刻，在所述绝缘层上形成凹处，与此同时，在所述通孔和所述凹处的侧壁上形成树脂膜。附图说明图1是用于说明本专利技术一实施方式的的要部的工序剖视图。图2是本专利技术 一 实施方式中所用的干蚀刻装置的结构示意图。图3是表示绝缘层的蚀刻气体中的气体组分与树脂膜的成膜率之间的关系的图。图4是表示在对绝缘层进行蚀刻时室内气压与树脂膜的成膜率之间的关系的图。图5是表示在对绝缘层进行蚀刻时基板温度与树脂膜的成膜率之间的关系的图。图6是用于说明本专利技术其他实施方式的的要部的工序剖视图。图7是表示本专利技术所用基板的结构的例子的剖视示意图。图8是用于说明现有技术的的要部的工序剖视图。〔附图标记说明〕20:基板，21:第一半导体层，22:第二半导体层，23:绝缘层，24:掩膜图案层，25:通孔，26:凹处，27:树脂膜，28:接触孔，29:金属层，30:干蚀刻装置。具体实施例方式下面，参照图1~图6对本专利技术的第一实施方式进行说明。本专利技术一实施方式的包括准备基板，该基板中，在由硅氧化物构成的绝缘层之上，形成有半导体层。在所述半导体层上形成通孔。通过对所述绝缘层中、经由所述通孔露出的区域进行蚀刻，在所述绝缘层上形成凹处，与此同时，在5所述通孔和所述凹处的侧壁上形成树脂膜。所述中，在所述绝缘层上形成所述凹处，并在所述通 孔和所述凹处的侧壁形成所述树脂膜。通过在所述凹处的侧壁上形 成所述树脂膜，可保护所述凹处的侧壁不受等离子体中的离子的碰 撞作用，防止在该凹处的侧壁上产生缺口 。此外，通过在所述通孔 的侧壁上形成所述树脂膜，可保护所述通孔的侧壁不受等离子体中 的离子的碰撞作用，防止所述通孔的孔形状发生变化。由此，可对 所述基板实施高精度的细微加工。所述中，在形成所述凹处时，可采用至少含有碳氟化 合物类气体的气体作为蚀刻气体。这种气体可以是碳氟化合物类气体单体或是在Ar、 Xe、 Kr、 H2、 N2等中添加有石灰氟化合物类气体的 混合气体。由此，可在所述绝缘层上形成凹处的过程中，在所述通 孔和所述凹处各自的侧壁上形成所述树脂膜。碳氟化合物类气体例 如可以是CF4、 C3F8、 C4F8、 CHF3等。所述中，蚀刻气压为O.lPa以上l.OPa以下。这样，可稳定地形成所述树脂膜。所述中，碳氟化合物类气体在蚀刻气体中所占的比例 可以为20%以上。这样，可获得较高的成膜率。所述中，所述基板的温度可以为150。C以下。 这样，可提高所述树脂膜的成膜率。所述中，在所述凹处的侧壁上形成的树脂膜的厚度可 以为0.1 /im以上。这样，可保护所述通孔和所述凹处的侧壁不受形成所述凹处时入 射的离子的碰撞作用。所述中，可通过》兹中性环i 各;故电蚀刻法形成所述凹处。通过采用磁中性环路放电蚀刻法，即使在1Pa以下这样较低的气 压之下，也可获得希望的蚀刻特性。6所述干蚀刻法中，还可在形成所述凹处之后去除所述树脂膜。 这样，可在所述基板上形成由所述通孔和所述凹处构成的接触孔。所述干蚀刻法中，可通过用氧等离子体进行灰化处理而去除所述 树脂膜。这样，只需将蚀刻气体更换为灰化气体，就可容易地去除所述树 脂膜。下面，参照附图对本专利技术的实施方式进行说明。图1中A D是示意性的表示了在主要工序中的剖面图，用于说明本专利技术一实施方式的。本实施方式中，作为蚀刻对象的基板，采用的是SOI构造的基 板20,该基板20包括由硅基板构成的第一半导体层21;由硅基 板构成的第二半导体层22;在这些第一、第二半导体层21、 22之间 形成并由硅氧化膜(Si02)构成的绝缘层23。第一半导体层21和第二半导体层22分别可由预先形成有各种元 件的硅基板构成。本实施方式中，依次对第一半导体层21和绝缘层 23实施蚀刻处理，在基板20上形成接触孔28。第二半导体层22中， 例如在接触孔28的形成位置相应地设置有布线层。下面，采用了本 专利技术对接触孔28的形成方法进行说明。首先，本文档来自技高网...

【技术保护点】
一种干蚀刻方法，其特征在于，　准备基板，该基板中，在由硅氧化物构成的绝缘层上形成有半导体层，　在所述半导体层上形成通孔，　对所述绝缘层中、经由所述通孔露出的区域进行蚀刻，在所述绝缘层上形成凹处，与此同时，在所述通孔和所述凹 处的侧壁上形成树脂膜。

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：森川泰宏，邹红罡，
申请(专利权)人：株式会社爱发科，
类型：发明
国别省市：JP[]