【技术实现步骤摘要】
本专利技术涉及，具体涉及可提高电学特性的。
技术介绍
作为一例传统的半导体装置，业界所知的有日本专利申请特开平8-64700号公报的非易失半导体存储装置。在上述特开平8-64700号公报的、图3中公开的非易失半导体存储装置中，半导体衬底的主表面，以及以预定间隔形成的元件隔离用沟的内部，形成由CVD氧化膜构成的隔离氧化膜。在这种隔离氧化膜之间，半导体衬底的主表面上隔着隧道氧化膜形成浮置栅电极。该浮置栅电极上，隔着ONO膜形成控制栅电极。但是，在上述的传统非易失半导体存储装置中，浮置栅电极的上部表面上有反映浮置栅电极的基础结构的凹凸部分。因此，在浮置栅电极的凸部分(例如浮置栅电极的端部等)中，ONO膜的膜厚或膜性质会与其它部分不同，或者会发生浮置栅电极的凸部分中的电场集中。这种场合，非易失半导体存储装置的电学特性将会恶化。
技术实现思路
本专利技术的目的在于提供一种具有良好电学特性的。本专利技术的非易失半导体存储装置包括，半导体衬底、隔离绝缘体、浮置电极、绝缘膜及控制电极。半导体衬底的主表面上设有以一定间隔布置的两个沟。隔离绝缘体填充沟的内部而形成。隔离绝缘体中的上部...
【技术保护点】
【技术特征摘要】
1.一种非易失半导体存储装置，其中设有在主表面上设有隔着间隔配置的两个沟的半导体衬底；填充所述沟的内部而形成的、上部表面的端部的形状为向所述半导体衬底侧凸出的曲面状的隔离绝缘体；从位于所述两个沟之间的所述半导体衬底的主表面上部延伸至所述两个隔离绝缘体上部的、有平坦的上部表面的浮置电极；从所述浮置电极的上部表面延伸至位于所述隔离绝缘体上部的所述浮置电极侧面而形成的绝缘膜；以及从所述浮置电极的上部表面延伸至所述浮置电极的侧面，在所述绝缘膜上形成的控制电极。2.如权利要求1所述的非易失半导体存储装置，其特征在于在所述沟的侧壁面和所述半导体衬底中位于所述浮置电极下方的所述半导体衬底的主表面之间的连接部分上，所述半导体衬底的表面成曲面状。3.如权利要求1所述的非易失半导体存储装置，其特征在于在所述浮置电极延伸的方向上，所述沟的宽度小于两个所述沟之间的距离。4.如权利要求1所述的非易失半导体存储装置，其特征在于所述半导衬底包含形成了含所述浮置电极、所述绝缘膜及所述控制电极的存储单元的存储单元区，以及所述存储单元区以外的区域即外围电路区；在所述外围电路区内的所述半导体衬底的主表面上形成别的沟；还设有在所述别的沟的内部形成的别的隔离绝缘体；在与所述半导衬底的主表面大致垂直的方向上，配置于所述外围电路区的所述别的隔离绝缘体的厚度大于配置于所述存储单元的隔离绝缘体的厚度。5.一种非易失半导体存储装置的制造方法，其中包括在半导体衬底的主表面上隔着间隔形成两个沟的工序；在所述沟的内部形成设有比所述半导体衬底的主表面更向上方凸出的突出部分的隔离绝缘体的工序；通过用各向同性蚀刻法除去所述隔离绝缘体的所述突出部分的一部分，使所述突出部分的宽度小于所述沟的宽度的工序；在使所述突出部分的宽度小于所述沟的宽度的工序后，在所述半导体衬底的主表面上，形成从位于所述两个隔离绝缘体之间的区域延伸至所述隔离绝缘体上的导电体膜的工序；通过除去所述导电体膜的上部表层直到所述隔离绝缘体的...
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。