具有由氨气中侧氮化处理的多金属栅结构的栅电极的半导体器件制造技术

一种半导体器件，其在钨膜和多晶硅层之间具有降低的接触电阻和带有具有降低的栅电阻且被预防耗尽的栅电极。根据制造装置半导体器件的方法，一种半导体器件，其在形成栅电极之后且在栅电极上执行侧面选择性氧化之前，通过在氨气体中在７００℃－９５０℃的氮化温度下氮化栅电极的侧面的方式来制造带有多金属栅结构的栅电极，其中，多金属栅结构包含带有钨（Ｗ）膜、氮化钨（ＷＮ）膜和多晶硅（ＰｏｌｙＳｉ）层的三层结构。（*该技术在2024年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及一种带有多金属栅结构的栅电极的半导体器件及制造这种半导体器件的方法，其中，多金属栅结构包含带有金属膜、阻挡膜和多晶硅层的三层结构。
技术介绍
近年来，为了降低半导体器件的尺寸的努力已导致了半导体器件中的MOSFET具有降低的栅长度和增大的栅电阻的趋势。为了降低栅电阻，已提出了一种多化物栅结构，其中，栅电极具有由金属硅化物层和多晶硅层组成的双层结构。为了获得比多化物栅结构低的栅电阻，还提出了一种带有多金属栅结构的栅电极的半导体器件。多金属栅结构包含栅电极由多晶硅层、阻挡膜和金属膜组成的三层结构。确切地，金属膜包含由作为一种具有高熔点的金属的钨所构成的钨膜，且阻挡膜包含氮化钨膜，因此栅电极是包含钨膜、氮化钨膜和多晶硅层的叠层结构。下面将参考附图中的图1-图9对制造带有多金属结构的栅电极的传统半导体器件的工艺进行描述。(1)首先，如附图中的图1所示，通过诸如STI(浅沟槽隔离)工艺等工艺在硅衬底中形成器件分离区10，且把p型杂质和n型杂质分别注入到NMOS和PMOS区中，以形成P阱和N阱。(2)然后，如附图中的图2所示，相继在硅衬底上形成栅绝缘膜21、硅层22、阻挡膜23本文档来自技高网...

【技术保护点】
一种制造带有多金属栅结构的栅电极的半导体器件的方法，其中，多金属栅结构包含带有金属膜、阻挡膜和多晶硅层的三层结构，该方法包含以下步骤：相继在半导体衬底上形成栅绝缘膜、多晶硅层、阻挡膜和金属膜；对所述金属膜、所述阻挡膜和所述多 晶硅层进行蚀刻，以形成栅电极；在氨气体中且在７００℃－９５０℃的氮化温度范围下在所述栅电极上进行侧面氮化；以及进行侧面选择性氧化，以氧化所述多晶硅层和所述半导体衬底中的硅而不氧化所述金属膜。

【技术特征摘要】
JP 2003-1-17 009490/20031.一种制造带有多金属栅结构的栅电极的半导体器件的方法，其中，多金属栅结构包含带有金属膜、阻挡膜和多晶硅层的三层结构，该方法包含以下步骤相继在半导体衬底上形成栅绝缘膜、多晶硅层、阻挡膜和金属膜；对所述金属膜、所述阻挡膜和所述多晶硅层进行蚀刻，以形成栅电极；在氨气体中且在700℃-950℃的氮化温度范围下在所述栅电极上进行侧面氮化；以及进行侧面选择性氧化，以氧化所述多晶硅层和所述半导体衬底中的硅而不氧化所述金属膜。2.一种制造带有多金属栅结构的栅电极的半导体器件的方法，其中，多金属栅结构包含带有金属膜、阻挡膜和多晶硅层的三层结构，该方法包含以下步骤相继在半导体衬底上形成栅绝缘膜、多晶硅层、阻挡膜和金属膜；对所述金属膜、所述阻挡膜和所述多晶硅层进行蚀刻，以形成栅电极；通过等离子体氮化的方式在所述栅电极上进行侧面氮化；以及进行侧面选择性氧化，以氧化所述多晶硅层和所述半导体衬底中的硅而不氧化所述金属膜。3.如权利要求1所述的方法，其中所述金属膜包含钨膜，且所述阻挡膜包含...

【专利技术属性】
技术研发人员：北村英次，山田悟，加藤慈规，齐野敢太，齐藤政良，饭岛晋平，大汤静宪，
申请(专利权)人：尔必达存储器株式会社，日立超大规模集成电路系统株式会社，株式会社日立制作所，
类型：发明
国别省市：JP[日本]