尤其用于半导体装置之壳体、半导体装置脚及脚制造方法制造方法及图纸

本发明专利技术关于一壳体（１１ａ），特别是用于半导体装置（３ａ），一半导体装置脚（４ｅ），以及一种用以制造脚（４ａ，４ｅ）的方法，其中至少一只脚（４ｅ）系从一基本主体（１４）被刺出，特别是一导线架（１４），并系以一或复数的刺孔步骤的方法，其中脚（４ｅ）系以一个别金属层（９）仅在脚（４ｅ）之最终刺出之后涂布。（*该技术在2024年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术关于一壳体，特别是用于一半导体装置，一半导体装置脚，以及一种制造脚的方法。
技术介绍
为了制造半导体装置(例如对应的，积体(模拟或数字)电子计算电路，半导体内存装置如功能性的内存装置(PLAs，PALs，等等)以及桌上型内存装置(例如ROMs或者RAMs，特别是SRAMs以及DRAMs))，所谓的晶圆(即单晶硅的薄碟)系被使用。晶圆被适当地处理(例如经过复数的涂布、曝光、蚀刻、扩散以及布植的处理步骤，等等)，且接着例如锯开(或者例如刮以及切断)，如此个别的装置系接着可以作用。在锯开晶圆之后，装置-其系接着可以个别的作用-系个别地被加载特别的壳体或者封包中，分别地(如对应的壳体适用于插入装设或者在表面上，如所谓的TSOP壳体，等等)，以及接着对应的半导体装置接触(衬垫)(其系被提供，举例来说，在半导体装置的顶端)系-例如藉由适当的结合电线-与分别的壳体之适当的连接脚连接。连接脚用以连接一或复数的半导体装置至一对应的半导体装置模块(例如，一对应的电路板)。连接脚可能-特别是在TSOP壳体的例子中-例如从对应的壳体侧壁(例如从一左以及一右边壳体侧壁)侧面地往下延伸(其中复数的本文档来自技高网...

【技术保护点】
一种用以制造脚（４ａ，４ｅ）的方法，其中至少一脚（４ｅ）从一基本主体（１４）刺出，特别是一导线架（１４），藉由一或复数的刺孔处理步骤，其特征在于该脚（４ｅ）或者该脚（４ｅ）之一部份（１３ａ，１３ｂ，１３ｃ），分别地，仅在该脚（４ｅ）之最终的刺出之后以一个别金属层（９）涂布。

【技术特征摘要】
DE 2003-1-16 10301480.21.一种用以制造脚(4a，4e)的方法，其中至少一脚(4e)从一基本主体(14)刺出，特别是一导线架(14)，藉由一或复数的刺孔处理步骤，其特征在于该脚(4e)或者该脚(4e)之一部份(13a，13b，13c)，分别地，仅在该脚(4e)之最终的刺出之后以一个别金属层(9)涂布。2.根据权利要求第1项所述之方法，其中在外部终端部分(13c)之该脚(4e)之正面(16)系亦被该金属层(9)所涂布。3.根据权利要求第1或第2项所述之方法，其中一或复数的金属沉积处理步骤，特别是镀锌处理步骤，系被使用以该个别金属层(9)涂布该脚(4e)。4.根据前述任何一项权利要求所述之方法，同时更包含下列步骤-装设该基本主体(14)，特别是该导线架(14)，于一壳体(11a)中，特别是一半导体装置壳体。5.根据权利要求第4项所述之方法，其中该基本主体(14)之装设，特别是该导线架(14)于该壳体(11a)中执行于该脚(4e)之最终刺出之前。6.根据前述权利要求中任何一项所述之方法，其中复数的脚(4e，4f，4g，4h)彼此肩并肩的被放置在一起，从该基本主体(14)刺出。7.根据权利要求第6项所述之方法，其中所有的脚(4e，4f，4g，4h)肩并肩地放置在一起，仅在该脚(4e，4f，4g，4h)之最终刺出后以一个别金属层(9)涂布。8.根据权利要求第6项所述之方法，其中仅一或复数的脚(4e)从肩并肩被放置在一起之该脚(4e，4f，4g，4h)中选出，仅于对应的脚(4e)之最终刺出后以一个别金...

【专利技术属性】
技术研发人员：C斯托肯，M多布勒，G埃格斯，
申请(专利权)人：因芬尼昂技术股份公司，
类型：发明
国别省市：DE[德国]