晶片级CSP的制造方法技术

本发明专利技术提供一种晶片级ＣＳＰ的制造方法，为了大幅地提高整体的制造效率以便更有效地进行热应力缓和柱、绝缘层和焊料块的形成。在晶片（１）上形成由电镀形成的再布线电路（３）的同时，在该再布线电路（３）上形成由焊料等导电材料形成的热应力缓和柱（４），另外，在这些再布线电路（３）和热应力缓和柱（４）的周围，除了该热应力缓和柱（４）的上面，形成由聚酰亚胺等构成的绝缘层（６），此外，在所述热应力缓和柱（４）上形成焊料块（７），而且，通过丝网印刷来形成所述热应力缓和柱（４）、绝缘层（６）和焊料块（７）。（*该技术在2024年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及一种晶片级CSP的制造方法。
技术介绍
由于便携电话、数字摄像机、数字照相机等的高密度安装的要求，作为小型封装的CSP(Chip Size Package)快速地开始普及。这样的CSP，由于与TSOP(Thin Small Outline Package)或者QFP(Quad Flat Package)这样的已有型的引导型封装相比，减少了安装面积或者缩短了布线长度，所以，具有适用于高频率器件。另外，与将芯片直接安装到基板上的倒装晶片相比，能够扩大焊点间距，所以也具有容易向基板上安装这样的特点。换言之，如TSOP容易处理且如倒装晶片能够实现高速、高密度地封装因此成为快速开始普及的原因。而且，这样的晶片级CSP的已有的制造方法中，如图2所示那样，在晶片100上形成由绝缘材料构成需要的厚薄的热应力缓和层101，在该热应力缓和层101的土面形成焊盘102，连接该焊盘102和粘合焊点103的再布线电路104，此外在该再布线电路104上形成绝缘层105后，在焊盘102上形成焊料块106。而且，热应力缓和层101，在向印刷基板上封装晶片时，用于降低由于晶片和印刷基板的线膨胀系数差本文档来自技高网...

【技术保护点】
一种晶片级ＣＳＰ的制造方法，其在晶片上形成由电镀形成的再布线电路的同时，在该再布线电路上形成由焊料等导电材料形成的热应力缓和柱，在这些再布线电路和热应力缓和柱的周围，除了该热应力缓和柱的上面，形成由聚酰亚胺等构成的绝缘层，此外，在所述热应力缓和柱上形成焊料块，其特征在于，通过丝网印刷来进行所述热应力缓和柱、绝缘层和焊料块的形成。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：村上武彦，
申请(专利权)人：南株式会社，
类型：发明
国别省市：JP[日本]