半导体装置及其制造方法制造方法及图纸

使得在实现器件的微细化的同时，形成大电容值的电容器或具有２种以上的电容值的多个电容器成为可能，且使得缓和电场集中成为可能。在绝缘膜内形成第１布线１３，与该第１布线１３分开来地形成由下部电极膜１５和上部电极膜１７和电介质膜１６构成的电容器２８。此外，构成电容器２８的电介质膜１６的膜厚与把Ｃｕ扩散防止膜１４的膜厚和硅氮化膜１９和２１的膜厚加起来的膜厚大体上相等。（*该技术在2021年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及具有电容器的。
技术介绍
近些年来，伴随着器件的微细化，已可以提供使用双金属镶嵌构造Cu布线的半导体装置。现有的双金属镶嵌构造的半导体装置，如图16所示，在SiO2膜内例如形成了由Cu构成的第1布线62。在该第1布线62上边形成电介质膜63，在该电介质膜63上边形成上部电极64。再在层间绝缘膜65内形成连接到上部电极64上的通孔66，形成连接到该通孔66上的例如由Cu构成的第2布线67。在这样的半导体装置中，形成由第1布线、电介质膜63、上部电极64构成的电容器68。即，埋入到SiO2膜61内的第1布线62，具有作为电容器68的下部电极的作用。但是，在上述现有的半导体装置中，电容器68的电容值，由下部电极62和上部电极64之内具有小的表面积的电极的表面积决定。为此，在要求大电容值的电容器的情况下，不仅要加大上部电极64的表面积，还必须加大下部电极62的表面积。因此，要在形成大电容值的电容器的同时，实现器件的微细化是非常困难的。此外，图17示出了图16的B部分的扩大图。如图17所示，由于电介质膜63一侧的上部电极64的端部64a变成为锐角，故在该端部64a上将发生电场集中。因此，产生了器件的可靠性降低的问题。再有，作为模拟无源器件使用的电容器的大多数，虽然是已固定为一种电容值，但是，产生了要在一个层间内需要具有各种电容值的电容器的情况。例如，要想应对在电容器的电容值中会产生波动性的电容器的配对性的问题，人们认为要减小因电容值的波动性而产生的影响。但是，如果加大电容器的面积，则将产生伴随着充电的延迟时间变长的问题。因此，还需要减小电容器的单位面积的电容值。因为这样的电容值小的电容器可以缩短充电时间，可以实现伴随着充电的延迟时间的缩短。为应对这样的要求，就产生了在一个层间内形成具有2种以上电容值的多个电容器而不会增大芯片面积的必要。如上所述，在现有的半导体装置中，要在实现器件的微细化的同时，形成大电容值的电容器或具有2种以上电容值的多个电容器是非常困难的。此外，还存在着电场集中于电极的端部，器件的可靠性降低的问题。
技术实现思路
本专利技术就是为解决上述课题而专利技术的，目的在于提供使得在实现器件的微细化的同时，形成大电容值的电容器或具有2种以上电容值的多个电容器成为可能，而且还可以缓和电场集中的。为实现上述目的，本方面使用以下所示方式。本专利技术的半导体装置，具备在第1绝缘膜内选择性地形成的布线；在整个面上形成的第2绝缘膜；在上述第2绝缘膜上边与上述布线的一部分进行重叠那样形成的第1电极膜；在上述第1电极膜上边的一部分上形成的第3绝缘膜；在上述第3绝缘膜上边形成的第2电极膜；在整个面上形成的第1层间绝缘膜；在上述第1层间绝缘膜上边形成的第2层间绝缘膜；在上述第1层间绝缘膜内形成的与上述布线连接的第1通孔；在上述第1层间绝缘膜内形成的与上述第2电极膜连接的第2通孔；在上述第1层间绝缘膜内形成的与第1电极膜连接的第3通孔；在上述第2层间绝缘膜内形成的、分别位于上述第1、第2、第3通孔上边的布线沟槽。理想的是，用上述布线和上述第1电极膜和上述第2绝缘膜形成第1电容器，用上述第1、第2电极膜和上述第3绝缘膜形成第2电容器，上述第1、第2电容器的电容值不同。本专利技术的半导体装置的制造方法，具备下述工序在第1绝缘膜内形成第1布线的工序；在整个面上形成第2绝缘膜的工序；在上述第2绝缘膜上边形成第1电极膜的工序；使得在上述布线上边的一部分上剩下上述第1电极膜那样地除去上述第1电极膜的工序；在整个面上形成第3绝缘膜的工序；在上述第3绝缘膜上形成第2电极膜的工序；使得仅仅在上述第1电极膜上边剩下那样地除去上述第3绝缘膜和上述第2电极膜的工序；在整个面上形成第1层间绝缘膜的工序；在上述第1层间绝缘膜上边形成第2层间绝缘膜的工序；除去上述第1层间绝缘膜，在上述第1层间绝缘膜内形成与上述布线连接的第1通孔、与上述第2电极膜连接的第2通孔、与第1电极膜连接的第3通孔的工序；除去上述第2层间绝缘膜，在上述第2层间绝缘膜内分别在上述第1、第2、第3通孔上边形成布线沟槽的工序。附图说明图1的剖面图示出了本专利技术的实施例1的半导体装置的制造工序。图2的剖面图接在图1后边示出了本专利技术的实施例1的半导体装置的制造工序。图3的剖面图接在图2后边示出了本专利技术的实施例1的半导体装置的制造工序。图4的剖面图接在图3后边示出了本专利技术的实施例1的半导体装置的制造工序。图5的剖面图接在图4后边示出了本专利技术的实施例1的半导体装置的制造工序。图6的剖面图接在图5后边示出了本专利技术的实施例1的半导体装置的制造工序。图7的剖面图示出来本专利技术的实施例2的半导体装置的制造工序。图8的剖面图接在图7后边示出了本专利技术的实施例2的半导体装置的制造工序。图9的剖面图接在图8后边示出了本专利技术的实施例2的半导体装置的制造工序。图10的剖面图是图9的A部分的扩大图，示出来本专利技术的实施例2的电极端部。图11对实施例2和现有技术中的电极端部的电场强度进行了比较。图12的剖面图示出了本专利技术的实施例3的半导体装置的制造工序。图13的剖面图接在图12后边示出了本专利技术的实施例3的半导体装置的制造工序。图14的剖面图接在图13后边示出了本专利技术的实施例3的半导体装置的制造工序。图15的剖面图接在图14后边示出了本专利技术的实施例3的半导体装置的制造工序。图16的剖面图示出来现有技术的半导体装置。图17的剖面图是图16的B部分的扩大图，示出来现有技术中的电极端部。具体实施例方式以下，参看附图说明本专利技术的实施例。实施例1，对具有双金属镶嵌构造的Cu布线的半导体装置进行说明。以下，对实施例1中的半导体装置的制造方法进行说明。首先，如图1所示，在SiO2膜11内形成了布线沟槽11a之后，在整个面上形成势垒金属层12。在该势垒金属层12上边形成例如Cu之类的布线材料，把布线沟槽11a填埋起来。其次，借助于CMP(ChemicalMechanical Polish，化学机械抛光)等，一直到SiO2膜11的表面露出来为止，使布线材料、势垒金属层12平坦化，形成埋入到SiO2膜11内的第1布线13。其次，用溅射法，在整个面上形成例如由SiN膜构成的Cu扩散防止膜14，在该Cu扩散防止膜14上边形成例如由TiN膜构成的下部电极膜15。在该下部电极膜15上边形成例如由Ta2O5膜构成的上部电极膜17。在这里，Cu扩散防止膜14的膜厚，例如作成为50nm，下部电极膜15的膜厚例如作成为60nm，电介质膜16的膜厚例如作成为50nm，上部电极膜17的膜厚例如作成为50nm。其次，如图2所示，在上部电极膜17上边形成光刻胶膜18，用光刻技术使该光刻胶膜图形化。以该图形化后的光刻胶膜18为掩模，用RIE(Reactive Ion Etching，反应性离子刻蚀)除去上部电极膜17。在这里，在除去上部电极膜17的同时，还除去仅仅30nm的电介质膜16。结果是可以形成部分地具有比上部电极膜17的宽度还大的宽度的电介质膜16。这样一来，就可以形成由上部电极膜17、电介质膜16、下部电极膜15构成的电容器28。然后，除去光刻胶膜18。其次，如图3所示，在整个面上形成SiN膜19。在该SiN膜19上边形成光刻胶膜20，用光刻技术使该光本文档来自技高网...

【技术保护点】
一种半导体装置，其特征是具备：在第１绝缘膜内选择性地形成的布线；在整个面上形成的第２绝缘膜；在上述第２绝缘膜上边与上述布线的一部分进行重叠那样形成的第１电极膜；在上述第１电极膜上边的一部分上形成的第３绝缘膜； 在上述第３绝缘膜上边形成的第２电极膜；在整个面上形成的第１层间绝缘膜；在上述第１层间绝缘膜上边形成的第２层间绝缘膜；在上述第１层间绝缘膜内形成的与上述布线连接的第１通孔；在上述第１层间绝缘膜内形成的与 上述第２电极膜连接的第２通孔；在上述第１层间绝缘膜内形成的与第１电极膜连接的第３通孔；在上述第２层间绝缘膜内形成的、分别位于上述第１、第２、第３通孔上边的布线沟槽。

【技术特征摘要】
JP 2000-3-28 089290/20001.一种半导体装置，其特征是具备在第1绝缘膜内选择性地形成的布线；在整个面上形成的第2绝缘膜；在上述第2绝缘膜上边与上述布线的一部分进行重叠那样形成的第1电极膜；在上述第1电极膜上边的一部分上形成的第3绝缘膜；在上述第3绝缘膜上边形成的第2电极膜；在整个面上形成的第1层间绝缘膜；在上述第1层间绝缘膜上边形成的第2层间绝缘膜；在上述第1层间绝缘膜内形成的与上述布线连接的第1通孔；在上述第1层间绝缘膜内形成的与上述第2电极膜连接的第2通孔；在上述第1层间绝缘膜内形成的与第1电极膜连接的第3通孔；在上述第2层间绝缘膜内形成的、分别位于上述第1、第2、第3通孔上边的布线沟槽。2.权利要求1所述的半导体装置，其特征是用上述布线和上述第1电极膜和上述第2绝缘膜形成第1电容器，用上述第1、第2电...

【专利技术属性】
技术研发人员：吉富崇，松本雅彦，
申请(专利权)人：株式会社东芝，
类型：发明
国别省市：JP[日本]