具有多层互连结构的半导体器件以及制造该器件的方法技术

一种具有多层互连结构的半导体器件，包括芯片半导体衬底，位于芯片半导体衬底上的多个层间绝缘层，位于芯片半导体衬底上的电路部件，以及多个壁，这些壁延伸到层间绝缘层中，并沿着芯片半导体衬底的周边部分排列，以便这些壁包围电路部件。这些壁包括上子壁和下子壁。上子壁延伸到一个层间绝缘层中，并进一步延伸到位于上子壁所延伸到的那个层之下的另一个层间绝缘层中。下子壁延伸到一个位于上子壁所延伸到的那个层之下的层间绝缘层中。每个上子壁的下部能延伸到下子壁的相应上部中。

【技术实现步骤摘要】

本专利技术涉及一种半导体器件以及制造该器件的方法。本专利技术尤其是涉及了一种具有多层互连结构和密封环结构的半导体器件，以及制造该器件的方法，该器件中布线和通路接触包围着电路部件。
技术介绍
湿气对半导体组件的渗透会导致半导体器件的可靠性严重降低。一般来说，半导体器件是在晶片上形成的，结果得到的晶片被切成多个芯片，这些芯片再形成半导体组件。在这一过程中，湿气在进行切片操作期间或之后能够通过端面渗入芯片。特别地，当半导体器件所具有的多层互连结构包括具有低介电常数的层间绝缘层时，上述问题就会变得很严重，因为这些层通常具有低密度，并且因此容易受到湿气的渗透。为了解决这一问题，因此提出了密封环结构。密封环结构被定义为包括有布线和通路接触的环形线路结构，其中布线和通路接触完全包围着电路部件。延伸到绝缘层中的密封环是与用于形成电路部件的内部布线和通路接触在一起形成的，因此为形成密封环额外所用的光阻步骤是不必需的。结果得到的密封环互相之间是垂直连接的。在密封环结构中，由于具有很强抗湿功能的绝缘层和金属布线起到屏障的作用，阻挡了湿气通过端面渗入芯片，因此能够阻挡湿气渗入电路部件，防止电路部件受到腐蚀。图1是一个剖视图，示出了具有单个大马士革结构的第一现有技术半导体器件。这里使用该器件来讲述湿气对布线结构的渗透。在单大马士革结构中，以下各层置于硅衬底1之上，顺序为包括多个元件的绝缘层2，第一阻挡层4，第一层间绝缘层3，第二阻挡层6，第二层间绝缘层5，另一个第一阻挡层4，另一个第一层间绝缘层3，另一个第二阻挡层6，另一个第二层间绝缘层5，另一个第一阻挡层4，另一个第一层间绝缘层3。布线8，内部密封布线18和外部密封布线28延伸到第一层间绝缘层3和第一阻挡层4中。通路接触9，内部密封通路接触19和外部密封通路接触29延伸到第二层间绝缘层5和第二阻挡层6中。布线8和通路接触9形成了电路部件13，并且内部密封布线18，外部密封布线28，内部密封通路接触19和外部密封通路接触29形成了密封环部件12。电路部件13被密封环部件12所包围。参照图1，每个布线8位于相应的通路接触9之上，每个内部密封布线18位于相应的内部密封通路接触19之上，每个外部密封布线28位于相应的外部密封通路接触29之上。也就是说，在密封环部件12中，成对的内部密封通路接触19和外部密封通路接触29交替堆叠起来，成对的内部密封布线18和外部密封布线28交替堆叠起来。由于布线8和通路接触9是独立形成的，因此单个大马士革结构必需具有位于第一阻挡层4和第二层间绝缘层5之间的界面A-A’和位于第二阻挡层6和第一层间绝缘层3之间的界面B-B’。这些界面是水平的，并且每个界面和位于布线8和通孔9之间的相应界面是连续的。因此，当湿气11从外部渗入电路部件13时，湿气11通过作为绝缘层的第一层间绝缘层3，第一阻挡层4，第二层间绝缘层5和第二阻挡层6，同时也沿着界面A-A’和界面B-B’前进。由于内部和外部密封布线18和28完全延伸到成对的第一层间绝缘层3和第一阻挡层4中，并且内部和外部密封通孔19和29完全延伸到成对的第二层间绝缘层5和第二阻挡层6中，因此内部和外部密封布线18和28以及内部和外部密封通孔19和29完全阻挡了湿气11通过绝缘层。图2D示出了类似于上述结构的密封环结构。密封环结构根据图2A～2D所示步骤而制备，这些图为剖视图。参照图2D，以下各层置于硅衬底1之上，顺序为包括多个元件的绝缘层2，包含低介电物质的第一层间绝缘层21，包含二氧化硅的第二层间绝缘层22，以及包含低介电物质的第三层间绝缘层23。第一金属布线24延伸到第一层间绝缘层21中，第二金属布线25延伸到第二层间绝缘层22和第三层间绝缘层23中，并且通孔20延伸到第二层间绝缘层22中。密封环26包括第一密封层126，第二密封层226，以及第三密封层326，这三个密封层分别延伸到第一层间绝缘层21、第二层间绝缘层22和第三层间绝缘层23中。图2A至2D为剖视图，示出了形成上述部件的步骤。如图2A所示，包括诸如晶体管等元件(图中未示出)的绝缘层2是在硅衬底1上形成的。第一层间绝缘层21是在绝缘层2上形成的。第一层间绝缘层21通常包含了低介电物质，以便减少布线间电容。如图2B所示，形成第一密封层126的凹槽以及形成线路的布线凹槽是在第一层间绝缘层21中形成的。金属淀积于第一层间绝缘层21之上，以便凹槽中充满金属。通过CMP方法将淀积于第一层间绝缘层21之上的不必要的金属层去除，由此形成了第一金属布线24和第一密封层126。第一密封层126的宽度约1μm，其放置的位置靠近于随后步骤中所形成的切割线，并且沿切割线方向距离电路部件13约10μm。在凹槽中充满金属的方法例子包括一个回流处理、CVD处理和镀处理。在回流处理中，通过溅射处理形成金属层，再用热处理将金属层熔化。通常，金属的例子包括铝合金和铜。如图2C所示，第二层间绝缘层22是通过等离子CVD处理在已经形成的第一层间绝缘层21上形成的，第三层间绝缘层23是在第二层间绝缘层22上形成的。第二层间绝缘层22包含二氧化硅，第三层间绝缘层23中所包含的物质类似于第一层间绝缘层21中所含有的低介电物质。第二层间绝缘层22中所包含的二氧化硅具有的相对介电常数是4.4，这比低电介物质的介电常数要高。如图2D所示，通孔20在第二层间绝缘层22上形成，凹槽在第三层间绝缘层23上形成，用于形成第二密封层226和第三密封层326的布线凹槽分别在第二层间绝缘层22和第三层间绝缘层23上形成，第二密封层226和第三密封层326位于第一密封层126之上，并且与第一密封层126有相同的宽度。通孔20、凹槽和布线凹槽依据与用于形成第一金属布线24同样的程序充满了金属，由此形成了第二金属布线25、第二密封层226和第三密封层326。第一密封层126、第二密封层226和第三密封层326彼此连接，形成密封环26。密封环26将电路部件13密封起来，以阻挡来自第一金属布线24和第二金属布线25方向上的湿气。多次重复图2C和图2D中所示的步骤，由此将第一金属布线24和第二金属布线25堆叠在一起。在最后一个步骤中，在上表面形成了一个钝化层(图中未示出)，由此晶片处理完成。将所得到的晶片沿着切割线进行切割，其中每条切割线延伸到密封环26之外，也就是说，晶片被切成芯片，每个芯片都被作为半导体器件使用。在具有上述构造的晶片中，由于包含有金属的密封环26延伸到绝缘层中并位于每个切割线和电路部件13之间，因此能够阻挡空气中的湿气通过沿着切割线切割晶片而形成的切面渗入电路部件13。由于电路部件13中的第一金属布线24和第二金属布线25被置于多个绝缘层中，并且密封层被置于所有的绝缘层中，因此完全能够阻挡湿气穿透半导体器件的端面。这种结构已被公开，例如，在日本未经检查的专利申请No.2000-150429中。图3为一剖视图，示出了具有双大马士革结构的第二现有技术半导体器件。这里的器件用于描述湿气对该结构的渗透。参照图3，以下各层置于硅衬底之上，顺序为包含多个元件的绝缘层2，第一阻挡层4，以及第一层间绝缘层3。成对的第二阻挡层6和第二层间绝缘层7被置于第一层间绝缘层3之上。布线14，通路接触和密封布线10本文档来自技高网...

【技术保护点】
一种具有多层互连结构的半导体器件，包括：芯片半导体衬底；位于芯片半导体衬底上的多个层间绝缘层；位于芯片半导体衬底上的电路部件；具有密封环结构的密封环部件；以及密封环结构的多个壁，这些壁延伸到层间绝缘层 中，并沿着芯片半导体衬底的周边部分排列，以便这些壁包围电路部件，其中，这些壁包括上子壁和下子壁，上子壁延伸到作为层间绝缘层之一的上布线层的层间绝缘层中，并且进一步延伸到与上布线层相邻的下布线层的另一个层间绝缘层中，下子壁延伸到上子壁 所延伸到的下布线层的层间绝缘层中，并且与上布线层相连接，以便每个上布线层的下部延伸到下子壁的相应上部中。

【技术特征摘要】
JP 2003-3-24 080099/2003;JP 2003-11-6 377009/20031.一种具有多层互连结构的半导体器件，包括芯片半导体衬底；位于芯片半导体衬底上的多个层间绝缘层；位于芯片半导体衬底上的电路部件；具有密封环结构的密封环部件；以及密封环结构的多个壁，这些壁延伸到层间绝缘层中，并沿着芯片半导体衬底的周边部分排列，以便这些壁包围电路部件，其中，这些壁包括上子壁和下子壁，上子壁延伸到作为层间绝缘层之一的上布线层的层间绝缘层中，并且进一步延伸到与上布线层相邻的下布线层的另一个层间绝缘层中，下子壁延伸到上子壁所延伸到的下布线层的层间绝缘层中，并且与上布线层相连接，以便每个上布线层的下部延伸到下子壁的相应上部中。2.如权利要求1所述的半导体器件，其中每个上子壁与相应的下子壁相连接，以便从上面看每个上子壁的中心和下子壁的中心不对齐。3.如权利要求1或2所述的半导体器件，其中这些壁包含从包括Al、Cu以及包含有Al或Cu的合金的组中选择的至少一个，作为主要元素。4.如权利要求1或2所述的半导体器件，其中每个层间绝缘层包括一个或多个子层，这些子层包含从包括SiO2、L-Ox(梯形加氢硅氧烷)、HSQ、SiOC、SiLK(聚亚苯基)、SiOF、SiCN、SiC、SiN或SiON的组中选择的至少一个。5.如权利要求1或2所述的半导体器件，其中这些壁包括与接触孔相连的，被置于其每个延伸到相应层间绝缘层中的接触孔中的导体、或者被置于其每个延伸到相应层间层中的接触孔中并被置于凹槽中的导体，并且...

【专利技术属性】
技术研发人员：井口学，松本明，小室雅弘，
申请(专利权)人：恩益禧电子股份有限公司，
类型：发明
国别省市：JP[日本]