【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及一种半导体存储装置及其操作方法，特别涉及一种单层多晶硅(single-poly)非易失性存储器(Non-Volatile Memory，以下简称为NVM)，其具有可与CMOS逻辑工艺相容、低耗电、高写入效率、高数据维持能力(data retention ability)以及高密度等诸多优点。
技术介绍
非易失性存储器，其具有切断电源仍能保有存储器内容的优点，早已成为许多的资讯、通讯及消费性电子产品中的必要元件。而随着小体积便携式电子产品例如个人数字助理(personal digital assistant，PDA)或移动电话的需求日益增加，同时包括有EPROM、快闪存储器及逻辑电路的嵌入式芯片(embedded chip)或系统整合芯片(system on a chip，SOC)的需求也随之提高。为此，EPROM将来势必朝着CMOS工艺相容、低耗电、高写入效率、低成本以及高数据维持能力、高密度的方向发展，才能符合日后产品的需求。其中，针对非易失性存储器的数据维持能力，由于元件的尺寸越来越小，相对的浮置栅极氧化层的厚度也需要越来越薄，造成储存于浮置...
【技术保护点】
一种电可编程逻辑元件，包括有： 一Ｐ型衬底； 一Ｎ型阱，设于该Ｐ型衬底中； 一ＰＭＯＳ选择晶体管，形成于该Ｎ型阱上，该ＰＭＯＳ选择晶体管包括有一选择栅极，施以一字线电压，一第一Ｐ↑［＋］源极掺杂区，施以一源极线电压，以及一第一Ｐ↑［＋］漏极掺杂区；以及 一ＰＭＯＳ浮置栅极晶体管，形成于该Ｎ型阱上，并串接该ＰＭＯＳ选择晶体管，该ＰＭＯＳ浮置栅极晶体管包括一Ｐ↑［＋］掺杂浮置栅、一电连接该第一Ｐ↑［＋］漏极掺杂区的第二Ｐ↑［＋］源极掺杂区，以及一第二Ｐ↑［＋］漏极掺杂区，施以一位线电压，且该第二Ｐ↑［＋］源极掺杂区以及该第二Ｐ↑［＋］漏极掺杂区定义一浮置栅极Ｐ型沟道。
【技术特征摘要】
【国外来华专利技术】1.一种电可编程逻辑元件，包括有一P型衬底；一N型阱，设于该P型衬底中；一PMOS选择晶体管，形成于该N型阱上，该PMOS选择晶体管包括有一选择栅极，施以一字线电压，一第一P+源极掺杂区，施以一源极线电压，以及一第一P+漏极掺杂区；以及一PMOS浮置栅极晶体管，形成于该N型阱上，并串接该PMOS选择晶体管，该PMOS浮置栅极晶体管包括一P+掺杂浮置栅、一电连接该第一P+漏极掺杂区的第二P+源极掺杂区，以及一第二P+漏极掺杂区，施以一位线电压，且该第二P+源极掺杂区以及该第二P+漏极掺杂区定义一浮置栅极P型沟道。2.如权利要求1所述的电可编程逻辑元件，其中该PMOS选择晶体管另包括一栅氧化层，设置于该选择栅极之下。3.如权利要求1所述的电可编程逻辑元件，其中该PMOS浮置栅极晶体管另包括有一浮置栅氧化层，设置于该P+掺杂浮置栅之下。4.如权利要求1所述的电可编程逻辑元件，其中在进行写入操作时，沟道热电子注入该P+掺杂浮置栅中，而与该P+掺杂浮置栅内的自由空穴复合，以产生固定的负离子电荷，可藉此改...
【专利技术属性】
技术研发人员：徐清祥，沈士杰，何明洲，
申请(专利权)人：力旺电子股份有限公司，
类型：发明
国别省市：71[中国|台湾]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。