半导体芯片背面共晶焊粘贴方法技术

半导体芯片背面共晶焊粘贴方法属于半导体器件制造工艺技术领域。在现有技术中，蒸镀在芯片硅衬底背面的金属层要么为金系结构，要么为银系结构，材料成本较高；该金属层常常采用四层结构，在有些方案中，其中的某层或者某几层还采用混合层或者合金层，这些都在一定程度上增加了制造成本。本发明专利技术将该金属层确定为三层结构，均为单质层，自里向外依次为Ｃｒ、Ｎｉ、Ｓｎ，从而克服了现有技术的缺点。本发明专利技术可应用于半导体器件制造领域。

【技术实现步骤摘要】

本专利技术属于半导体器件制造工艺
，进一步说是一种半导体器件封装工艺中的芯片粘贴方法。
技术介绍
在现有的半导体器件封装工艺中的芯片粘贴
中，与金属焊料粘贴、导电胶粘贴方法相比，共晶焊粘贴方法具有粘贴可靠、热阻低、压降低和不污染芯片等优点。目前使用的自动封装设备基本上都采用共晶焊粘贴方法，尤其对于小芯片T0-92这样的小封装形式。见图1所示，共晶焊粘贴方法是在芯片硅衬底1背面蒸镀金属层2，该金属层2与框架3表面镀层受压接触后，在一定温度下在接触面发生键合，形成共晶，从而实现共晶焊粘贴。金属层2的结构是共晶焊粘贴方法的主要内容，在这方面与本专利技术较为接近的已知技术有四项，一、申请号为02114199.1的中国专利申请公开了一种技术方案，在该技术方案中，该金属层2就是一层AuAs混合层，见图2所示。二、在目前广泛采用的共晶焊粘贴工艺中，金属层2可以采用自里向外为AuAs+Au的两层结构，见图3所示，其中AuAs层的厚度为几百埃()，而Au层为1～2μm厚，该Au层与框架3表面镀层键合。三、在目前广泛采用的共晶焊粘贴工艺中，还有一种方案见图4所示，其金属层2采用自里向外为V+Ni+AuGeSb+Au的四层结构，V层厚300～1200，Ni层厚3000，其中AuGeSb层为合金层，原子比(at％)为Au 87.8％，Ge 12.0％，Sb 0.2％，厚1.4～2.0μm，Au层厚1000。四、在一些进口的半导体器件中，还采用了这样一种技术方案，其金属层2采用自里向外为Cr+Ag+AgSn+SnAl的四层结构，见图5所示，Cr层为欧姆接触层，厚度约为2000；Ag层为阻挡层，厚度约为7000；AgSn层是一种合金层，作为中间过渡层，其厚度约为2700，原子比(at％)为Ag 66％，Sn 34％；SnAl层也是一种合金层，作为表面层，厚度约为2μm，原子比(at％)为Sn 95％，Al 5％。
技术实现思路
前三种已知技术都属于金系结构，因此，其材料成本较高。以已知技术二为例，对于直径为4英寸的芯片，就目前情况而言，其金属层材料成本为100元/片(RMB，以下同)以上。已知技术三的相应材料成本也在70～80元/片之间。虽然已知技术四为银系结构，其相应的材料成本也在40元/片以上。另外，已知技术三、四均为四层结构，也就是说在制作金属层2时要进行四次蒸镀，工序增加，制造成本也因此增加。再有，各项已知技术均含有混合层或者合金层，相对单质层来说，制造成本势必又有所增加。像节能灯一类的产品它要求所使用的分立半导体器件首先要价廉，其次电学性能要好，第三又要工作可靠。于是，为了在半导体器件的封装工艺中降低成本，同时保证器件具有良好的电性能和较高的可靠性，我们专利技术了本专利技术之。本专利技术是这样实现的，见图6所示，在半导体芯片硅衬底1背面自里向外依次蒸镀Cr、Ni、Sn，形成具有三层结构的金属层2，其中Cr层厚度为300～1000，Ni层厚度为3000～5000，Sn层厚度为1.5～2.5μm，该Sn层与框架3表面的镀层键合，形成共晶合金。采用本专利技术之金属层结构进行共晶焊粘贴，由于在用料上既不用金(Au)，也不用银(Ag)，使得材料成本大为降低，在4英寸芯片上蒸镀，材料成本也就在10元/片以下，约是已知技术二的十分之一，约是已知技术四的五分之一。另外，本专利技术只有三层结构，而且均为单质层，使得制造成本也有所下降。同时，作为一种共晶焊粘贴方法，还具有其它两种芯片粘贴方法所不具有的优点，如在热阻这一技术指标上，在同样测试条件下，采用本专利技术之方法封装之器件，其热阻值仅为采用银浆胶粘之器件热阻值的50％，压降可降低25％以上。在同样的应用条件下，采用本专利技术之方法制作之器件比采用银浆胶粘之器件，管壳温度明显降低。在可靠性上，作为共晶焊粘贴方法当然要比其它两种芯片粘贴方法高很多。附图说明图1是共晶焊粘贴方法示意图。图2～图5依次是已知技术一～四共晶焊粘贴方法示意图。图6是本专利技术之共晶焊粘贴方法示意图。具体实施例方式见图6所示，金属层2的三层结构其厚度分别定为Cr层500，Ni层5000，Sn层2.0μm。其中，Cr层可替换为V层或Ti层。蒸Sn层时的蒸发速率控制在12/min以下，其它两层按常规工艺处理。Sn层可以替换为以Sn为主的SnSb、SnSbAg、SnAl、SnAu等合金层，所谓以Sn为主是指Sn含量在80％(wt％)以上。该Sn层的熔点为230℃，粘贴温度可以在280～380℃范围内确定，留硅率都能超过80％。在该温度范围内粘贴温度定得高些，器件的热阻一般能够低些，如粘贴温度为370℃时，热阻为100.9mV，而当粘贴温度为350℃时，热阻则为101.4mV。压焊时框架3的温度为250℃，适当降低框架3温度，可以增加压焊强度，但是，不能低于230℃。在共晶焊粘贴过程中，Sn层与框架3表面镀层形成共晶，例如，当由层厚决定的两种金属的重量比(wt％)为Sn 96.5％，Ag 3.5％时，221℃的温度为它们的共晶温度。为了防止Sn层氧化，可以再在Sn层上蒸发一薄层Ag或者Au，其厚度以埃()计，所以没有明显增加材料成本。例如，根据Ag-Sn、Au-Sn相图，再根据Sn层厚度，可以计算出Ag层的厚度为487，Au层的厚度可以为786、1500或者4800。本文档来自技高网...

【技术保护点】
一种半导体芯片背面共晶焊粘贴方法，在芯片硅衬底（１）背面蒸镀金属层（２），在一定温度下，使金属层（２）与框架（３）表面受压接触，在接触面发生键合形成共晶，实现共晶焊粘贴，其特征在于，在半导体芯片硅衬底（１）背面自里向外依次蒸镀Ｃｒ、Ｎｉ、Ｓｎ，形成具有三层结构的金属层（２），其中Ｃｒ层厚度为３００～１０００＊，Ｎｉ层厚度为３０００～５０００＊，Ｓｎ层厚度为１．５～２．５μｍ，该Ｓｎ层与框架（３）表面的镀层形成共晶。

【技术特征摘要】
1.一种半导体芯片背面共晶焊粘贴方法，在芯片硅衬底(1)背面蒸镀金属层(2)，在一定温度下，使金属层(2)与框架(3)表面受压接触，在接触面发生键合形成共晶，实现共晶焊粘贴，其特征在于，在半导体芯片硅衬底(1)背面自里向外依次蒸镀Cr、Ni、Sn，形成具有三层结构的金属层(2)，其中Cr层厚度为300～1000，Ni层厚度为3000～5000，Sn层厚度为1.5～2.5μm，该Sn层与框架(3)表面的镀层形成共晶。2.根据权利要求1所述的共晶焊粘贴方法，其特征在于，Cr层可以由V层、Ti层替换。3.根据权利要求1所述的共晶焊粘贴方法，其特征在于，Sn层可以有以Sn为主的SnSb、SnSbAg、SnAl、SnAu等合金层替换，所谓以Sn为主是指Sn含量在80％(wt％)...

【专利技术属性】
技术研发人员：杨晓智，刘利峰，雷正龙，屈世江，姚志勇，
申请(专利权)人：吉林华微电子股份有限公司，深圳市鹏微科技有限公司，
类型：发明
国别省市：22[中国|吉林]