在掩膜式只读存储器制造工艺中进行信号注入的方法技术

一种在掩膜式只读存储器制造工艺中进行信号注入的方法，包括如下两个步骤：　　　　（ａ）在有待进行信号注入的基片上制备掩膜；　　　　（ｂ）利用所述掩膜进行信号注入，　　　　其特征在于，步骤（ａ）中所述的掩膜由硬质材料构成。（*该技术在2023年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术一般地涉及半导体器件制造领域，更具体地说，本专利技术涉及利用硬掩膜在半导体基片上进行信号注入的方法。
技术介绍
在各种只读存储器中，掩膜式只读存储器(Mask ROM)是结构和工艺较为简单的一种。它以存储单元(memory cell)的阈值电压(thresholdvoltage)来代表其中的资料值，读取时以一定栅极电压下存储单元的信道(channel)开、关来决定其资料值，而信道的开、关是由存储单元本身的阈值电压所决定的。近年来，在掩膜式只读存储器的制造工艺中，广泛采用信号注入(code implant)的方法来调节阈值电压，以区分0/1信号。在进行信号注入时，例如通过离子注入法，通常使用各种类型的光刻胶(photoresist)作为掩膜，以阻挡掺杂离子。这种方法较为简单，但是，由于光刻胶的成分多为有机高分子化合物，阻挡离子注入的能力较差，因此，光刻胶掩膜往往需要较大的厚度，才能有效地阻挡离子注入。随着器件最小特征尺寸的减小，光刻胶掩膜底部的横截面积也会减小，而掩膜的厚度又比较大，因此，在显影后，光刻胶掩膜很容易脱落，并进一步造成器件产率和品质的降低，而且对器件尺寸的进一步减小造成了困难。
技术实现思路
本专利技术的目的是提供一种信号注入的新方法，以便克服上述的光刻胶掩膜易脱落、产率低、限制器件尺寸等缺点。因此，本专利技术提供了一种，包括如下两个步骤(a)在有待进行信号注入的基片上制备掩膜；(b)利用所述掩膜进行信号注入，其特征在于，步骤(a)中所述的掩膜由硬质材料构成。其中，所述的硬质材料优选为钨、氮化硅和二氧化硅。在本专利技术的一个优选实施例中，所述的硬质材料为氮化硅或二氧化硅。在本专利技术的一个特别优选的实施例中，所述的绝缘膜为二氧化硅或氮化硅，所述的硬质材料为钨。在本专利技术的一些优选实施例中，步骤(a)包括如下子步骤(a1)在基片上形成一层绝缘膜；(a2)对所述绝缘膜进行图案化，以刻蚀出孔图案；(a3)在所述的图案化后的绝缘膜上淀积一层硬质材料；(a4)通过平坦化，去除位于所述绝缘膜之上的硬质材料；(a5)对所述的绝缘膜进行刻蚀，以形成所述的掩膜。其中，步骤(a1)中最好还包括对绝缘膜进行平坦化。步骤(a5)中所述的刻蚀，是指将绝缘膜刻蚀到一定的厚度，其厚度值可以根据信号注入能量的大小以及掩膜所用的材料等加以确定。刻蚀绝缘膜的方法可以是本领域技术人员所熟知的各种方法。在本专利技术的另一些优选实施例中，步骤(a)包括如下子步骤(a1)在所述基片上形成第一层硬质材料；(a2)在所述的第一层硬质材料上形成第二层硬质材料，其中，第二层硬质材料与第一层硬质材料的成分不同；(a3)对所述的第二层硬质材料进行图案化；(a4)利用所述的图案化后的第二层硬质材料，对所述的第一层硬质材料进行刻蚀，以形成所述的掩膜。其中，步骤(a1)中最好还包括对第一层硬质材料进行平坦化；步骤(a2)中最好还包括对第二层硬质材料进行平坦化。所述的硬质材料优选为二氧化硅或氮化硅。在本专利技术的一个优选实施例中，所述的第一层硬质材料为二氧化硅，所述的第二层硬质材料为氮化硅。在本专利技术的另一个优选实施例中，所述的第一层硬质材料为氮化硅，所述的第二层硬质材料为二氧化硅。本专利技术采用硬质材料来制备信号注入时的掩膜，由于其阻挡离子注入的能力较强，所形成的硬掩膜厚度较小，因此，克服了光刻胶掩膜显影后容易脱落的缺点，并且有助于提高产量，而且，本专利技术有助于将掩膜式只读存储器的尺度降低到0.13μm以下。附图说明图1A-图1I示出了利用钨硬掩膜进行信号注入的方法。图2A-图2G示出了利用SiO2硬掩膜进行信号注入的方法。图3A-图3G示出了利用Si3N4硬掩膜进行信号注入的方法。图4A-图4F示出了利用Si3N4和SiO2硬掩膜进行信号注入的方法。图5示出了本专利技术的硬掩膜在应用时的状态。具体实施例方式为了更加详细地解释本专利技术，下面将结合附图给出本专利技术的具体实施例。在对这些实施例进行描述时，没有对公知的方法、工艺、器件和材料等进行详细的描述，以避免喧宾夺主、淡化了本专利技术的主要内容。实施例一图1A-图1I示出了本专利技术的一个特别优选的实施例。在这个实施例中，利用钨硬掩膜进行信号注入。如图1A所示，在形成MOS源区和漏区并退火以后，p阱(p well)16位于衬底的底部，埋入的n+(buried n-plus)14位于p阱的上面，栅极氧化层(gate oxide)12位于p阱16的上面，栅极10位于栅极氧化层12的上面。第一步，在栅极10上淀积一层SiO2100，如图1B所示。此处，SiO2层100的厚度可以根据信号注入能量的大小以及掩膜所用的材料等加以确定，例如约600。而且，最好对SiO2层进行平坦化，例如通过本专利技术优选采用的化学机械抛光法。第二步，利用一块已经预先制备好的掩膜对氧化物层100进行图案化，以刻蚀出孔图案108，如图1C所示。此处的“图案化”是指通过一系列操作在基底(例如此处的氧化物层100)上刻蚀出具有预定形状和尺寸的图案，其中可以包括若干步骤，例如涂覆光刻胶、利用掩膜进行曝光、交联烘烤、显影、刻蚀(干法/湿法)等操作。第三步，淀积Ti/TiN粘连层102，并将孔图案108底部的Ti/TiN粘连层(对于钨掩膜而言，为了增强其附着能力，需要淀积粘连层；而对于SiO2和Si3N4掩膜而言，则不需要该粘连层)102刻蚀掉，如图1D所示。此处，淀积Ti/TiN粘连层的方法可以是本领域技术人员熟知的各种方法，例如，本专利技术优选采用的溅射方法(SPUTTER)；刻蚀孔图案底部粘连层的方法可以是本领域技术人员熟知的各种方法，例如本专利技术优选采用的等离子体干法刻蚀。第四步，将钨104填充到孔图案108中，如图1E所示。此处，填充钨的方法可以是本领域技术人员熟知的各种方法，例如本专利技术优选采用的溅射方法。第五步，对钨层104进行平坦化，例如通过本专利技术优选采用的化学机械抛光法，以除去位于氧化物层100之上的钨，如图1F所示。第六步，利用10∶1的HF对氧化物层100进行一定程度的刻蚀，其剩余厚度可以根据信号注入能量的大小以及掩膜所用的材料等加以确定，例如约300，如图1G所示。这样，用于信号注入的钨硬掩膜就形成了。第七步，进行信号注入，例如硼离子注入，如图1H所示。在信号注入后，除去钨掩膜，例如用NH4OH和H2O2，如图11所示。实施例二图2A-图2G示出了本专利技术的一个优选实施例。在这个实施例中，利用SiO2硬掩膜进行信号注入。如图2A所示，在形成MOS源区和漏区并退火以后，p阱16位于衬底的底部，埋入的n+14位于p阱的上面，栅极氧化层12位于p阱16的上面，栅极10位于栅极氧化层12的上面。第一步，在栅极10上淀积一层Si3N4120，如图2B所示。此处，Si3N4层120的厚度可以根据信号注入能量的大小以及掩膜所用的材料等加以确定，例如约2000。而且，最好对Si3N4层120进行平坦化，例如通过本专利技术优选采用的化学机械抛光法。第二步，利用一块已经预先制备好的掩膜对Si3N4层120进行图案化，以刻蚀出孔图案128，如图2C所示。第三步，将SiO2122填充到图案128中，如图2D所示。此处，填充SiO2的方法可以是本领域技术人员熟知的各种方法，例如，本专利技术优选采本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种在掩膜式只读存储器制造工艺中进行信号注入的方法，包括如下两个步骤(a)在有待进行信号注入的基片上制备掩膜；(b)利用所述掩膜进行信号注入，其特征在于，步骤(a)中所述的掩膜由硬质材料构成。2.如权利要求1所述的方法，其中，步骤(a)包括如下子步骤(a1)在所述基片上形成一层绝缘膜；(a2)对所述绝缘膜进行图案化，以刻蚀出孔图案；(a3)在所述的图案化后的绝缘膜上淀积一层所述的硬质材料；(a4)通过平坦化，去除位于所述绝缘膜之上的硬质材料；(a5)对所述的绝缘膜进行刻蚀，以形成所述的掩膜。3.如权利要求1或2所述的方法，其中，所述的硬质材料是钨、氮化硅或二氧化硅。4.如权利要求2所述的方法，其中，步骤(a1)中还包括对所述的绝缘膜进行平坦化。5.如权利要求1、2、4之一所述的方法，其中，所述的硬质材料为钨。6.如权利要求5所述的方法，其特征在于，步骤(b)中还包括在信号注入之后，利用NH4OH和H2O2将钨硬掩膜除去。7.如权利要求6所述的方法，其特征在于，步...

【专利技术属性】
技术研发人员：李文军，陈军，黄河，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：