高击穿电压MOS晶体管的结构及其制造方法技术

一种半导体装置及其制造方法。其提高了高击穿电压ＭＯＳ晶体管的工作击穿电压，同时抑制热载流子造成的饱和电流Ｉｄｓａｔ的变动。其在Ｐ型半导体衬底（１）上形成栅极绝缘膜（２）。在栅极绝缘膜（２）上形成栅电极（３）。通过将栅电极（３）作为掩模，将双电荷磷离子（［３１］↑Ｐ↑［＋＋］）进行倾斜离子注入，形成第一低浓度源极层（４ａ）和第一低浓度漏极层（５ａ）。另外，通过将磷离子（［３１］↑Ｐ↑［＋＋］）进行倾斜离子注入，形成第二低浓度源极层（４ｂ）和第二低浓度漏极层（５ｂ）。进而，为提高形成有第一低浓度源极层（４ａ）和第一低浓度漏极层（５ａ）、第二低浓度源极层（４ｂ）和第二低浓度漏极层（５ｂ）的Ｐ型半导体衬底（１）的最表面浓度，较浅地注入砷离子（［７５］↑Ａｓ↑［＋］），形成表面注入层（４ｃ、５ｃ）。（*该技术在2024年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及，特别是涉及高击穿电压MOS晶体管的结构导及其制造方法。
技术介绍
图5是表示现有例的N沟道型高击穿电压MOS晶体管的结构的剖面图。在P型硅衬底50上介由栅极绝缘膜51形成栅电极52。在栅电极52的侧壁形成由绝缘膜构成的侧壁隔层53。另外，形成由N-型源极层54a和N+型源极层54b构成的源极层54，由N-型漏极层55a和N+型漏极层55b构成的漏极层55。在该高击穿电压MOS晶体管中，通过与栅电极52邻接而设置N-型漏极层55a，在离开栅电极52的位置设置N+型漏极层55b，而减缓漏极电场，得到高的漏极击穿电压。另外，这种高击穿电压MOS晶体管例如在以下的专利文献1中公开。专利文献1特开平5-218070号公报
技术实现思路
为提高漏极击穿电压，必须减少N-型漏极层55a的形成用离子注入的剂量，降低N-型漏极层55a的杂质浓度。但是，单纯地降低N-型漏极层55a的杂质浓度，会使N-型漏极层55a的最表面的浓度变得过稀。若这样过度地降低N-型漏极层55a的杂质浓度，向其高击穿电压MOS晶体管流通沟道电流，发生热载流子(HC)，则在热载流子注入栅极绝缘膜2前后，存在高击穿本文档来自技高网...

【技术保护点】
一种半导体装置，其特征在于，具有：半导体衬底；在上述半导体衬底上介由栅极绝缘膜形成的栅电极；形成于上述半导体衬底的表面，延伸至上述栅电极下面的第一低浓度漏极层；形成于上述第一低浓度漏极层上的上述半导体衬底表面，具有比该第一低浓度漏极层浓度高的杂质的表面注入层；在所述半导体衬底的表面形成的高浓度漏极层。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：西部荣次，八柳俊佑，
申请(专利权)人：三洋电机株式会社，
类型：发明
国别省市：JP[日本]