一种双栅金属氧化物半导体晶体管的结构及其制备方法技术

本发明专利技术提供一种双栅金属氧化物半导体晶体管的结构及其制备方法，其结构包括底部栅电极、底部栅介质层、顶部栅电极、顶部栅介质层、源区、漏区以及沟道区，其中底栅比顶栅宽，沟道区为单晶半导体薄膜。本发明专利技术的双栅金属氧化物半导体晶体管结构，较长的底栅用于克服短沟道效应，而尽量小的顶栅目的是为了提高速度，有源区制备在大面积高质量单晶半导体薄膜上，可提高速度，降低功耗。该双栅结构的制备方法是，在制备好底栅（包括栅电极和栅介质层）之后将单晶半导体薄膜转移至底栅上部，在高质量的单晶半导体薄膜上制备晶体管的有源区，然后制备顶部栅介质层和栅电极，形成高性能的双栅金属氧化物半导体晶体管。（*该技术在2024年保护过期，可自由使用*）

【技术实现步骤摘要】
所属领域本专利技术涉及一种双栅金属氧化物半导体器件结构及其制备方法。属微电子

技术介绍
超大规模集成电路的飞速发展，促进了信息产业的发展。巨大的信息处理量所需要的高速、高集成度和功率耗散之间的矛盾日益突出，迫切需要高速、低功耗的超大规模集成电路。SOI(绝缘体上的硅)在低压、低功耗、高温、抗辐照等领域有着重要的作用，被认为是二十一世纪硅集成电路技术(Collinge J-P，Silicon-on-insulator technologyMaterials to VLSI，2nded.Boston，MA，USAKluwerAcademic Publishers，1997)。随着器件集成度的提高，SOI在深亚微米及纳米器件中显得更为重要。SOI器件由于有源层和衬底隔离，寄生电容小，因此有利于提高电路的速度，减小功耗；另外，SOI可以解决一些缩小器件尺寸带来的器件和工艺问题，如浅结、软失效和体硅CMOS(互补金属氧化物半导体晶体管)的闩锁效应等。但是在全耗尽的SOI MOSFET中，背栅控制作用很弱，导致一个较宽的耗尽区，容易被源漏电场所渗透，使得短沟道效应很明显。为了克服SOI 本文档来自技高网...

【技术保护点】
一种双栅金属氧化物半导体晶体管的结构，其特征在于它由底部栅电极、底部栅介质层、顶部栅电极、顶部栅介质层、源区、漏区以及沟道区构成；底栅比顶栅宽，沟道区为半导体薄膜，有源区在单晶半导体薄膜上。

【技术特征摘要】
1.一种双栅金属氧化物半导体晶体管的结构，其特征在于它由底部栅电极、底部栅介质层、顶部栅电极、顶部栅介质层、源区、漏区以及沟道区构成；底栅比顶栅宽，沟道区为半导体薄膜，有源区在单晶半导体薄膜上。2.按照权利要求1所述双栅金属氧化物半导体晶体管的结构，其特征在于所述的单晶半导体薄膜为单晶硅、锗硅、应变硅中任意一种，底部栅电极和栅介质层为多晶硅、TiN和氧化层。3.一种双栅金属氧化物半导体晶体管的制备方法，其特征在于在绝缘层上制备出底部栅电极和栅介质层；将含有底栅的基片与一埋嵌有缺陷层的单晶半导体基片在室温下键合；键合片在缺陷层处剥离；用化学机械抛光的方法将表面抛平；在半导体薄膜上制备金属氧化物半导体晶体管的源和漏；制备出顶部栅介质层和栅电极。4.按权利要求3所述的双栅金属氧化物半导体晶体管的制备方法，其特征在于具体的工艺制备过程是①氧化硅片上通过光刻、刻蚀，制备出制备顶部栅连线所需的孔；②化学气相沉积法或溅射渡膜法在孔中沉积W或硅化钨一种金属栅，并用化学机械抛光技术将表面沉积的金属去除，同时实现表面平坦化；③用反应离子刻蚀法刻蚀金属至剩余厚度大约为1000～2000，在孔中进一步沉积100～500的过渡层物质和2500-4500多晶硅薄膜；④用化学机械抛光技术将表面多余的多晶硅和过渡层物质去除，并使表面平整化；⑤用热氧化或原子层生长的方法生长10～150的氧化层；⑥将含背栅的基片与另一硼氢共注的半导体基片低温键合；在键合前将两键合...

【专利技术属性】
技术研发人员：刘卫丽，宋志棠，封松林，陈邦明，
申请(专利权)人：中国科学院上海微系统与信息技术研究所，
类型：发明
国别省市：31[中国|上海]