【技术实现步骤摘要】
所属领域本专利技术涉及一种三维多层平面互补金属氧化物半导体结构及其制备方法。
技术介绍
目前IC产业遵循Moor定律，器件的集成度越来越大，性能每18个月提高一倍，价格下降一半。目前主要有三种提高器件集成度的方法减小器件的特征尺寸、增加晶圆面积、制备三维结构器件。这几年来MOS金属氧化物半导体集成电路飞速发展，从0.25μm工艺发展到0.13μm乃至90nm，给半导体技术带来了翻天覆地的变化。但是随着器件尺寸达到纳米领域面临着许多新的问题，如传统的曝光技术不能满足要求、需要寻求新的低K介质材料等等。因此新的技术问题的出现以及居高不下的成本，使得从减小器件特征尺寸来提高器件集成度的途径将变得越来越困难。虽然目前也提出“自下而上”的技术，即从纳米点、纳米线甚至原子、分子出发，制备纳米器件，但该技术离产业还有很长的路要走。晶圆技术已从8英寸发展到12英寸，但晶圆尺寸的增加会降低其成品率。不管是减小器件的特征尺寸还是增加晶圆面积，每更新一次均需更换设备和工艺线，这对半导体厂的设备折旧均造成一定压力。三维器件结构早在二十世纪八十年代就已提出，并已应用在存储器等技术，如为了增加...
【技术保护点】
一种三维多层平面互补金属氧化物半导体器件结构，其特征在于Ｎ沟道金属氧化物半导体晶体管和Ｐ沟道金属氧化物半导体晶体管呈楼层式结构，同一楼层上的晶体管为同一种类型的金属氧化物半导体晶体管，Ｎ沟道金属氧化物半导体晶体管和Ｐ沟道金属氧化物半导体晶体管之间由层间金属连线连接。
【技术特征摘要】
1.一种三维多层平面互补金属氧化物半导体器件结构，其特征在于N沟道金属氧化物半导体晶体管和P沟道金属氧化物半导体晶体管呈楼层式结构，同一楼层上的晶体管为同一种类型的金属氧化物半导体晶体管，N沟道金属氧化物半导体晶体管和P沟道金属氧化物半导体晶体管之间由层间金属连线连接。2.按权利要求1所述的三维多层平面互补金属氧化物半导体器件结构，其特征在于楼层式结构的层数为2n，且n≥1。3.按权利要求1所述的三维多层平面互补金属氧化物半导体器件结构，其特征在于第一楼层金属氧化物半导体器件制备在体硅、绝缘层上硅、锗硅或应变硅上，第二楼层或第二楼层以上制备在绝缘层上硅、绝缘层上锗硅或绝缘层上应变硅。4.按权利要求1所述的三维多层平面互补金属氧化物半导体器件结构，其特征在于N沟道金属氧化物半导体器件和P沟道金属氧化物半导体器件制备在不同的薄膜衬底材料上；N沟道金属氧化物半导体器件制备在应变硅薄膜衬底上，而P沟道金属氧化物半导体器件制备在锗硅薄膜上。5.按权利要求1所述的三维多层平面互补金属氧化物半导体器件结构，其特征在于N沟道金属氧化物半导体器件与P沟道金属氧化物半导体器件之间的绝缘体为二氧化硅、氮化硅、氮化铝、氧化铝或类金刚石中任意一种；各楼层绝缘层中引入一层多晶硅层作散热层，在连线周围形成一薄膜氧化层用以隔离。6.按权利要求1所述的三维多层平面互补金属氧化物半导体器件结构，其特征在于各层互补金属氧化物半导体器件之间的连线为钨或铜，对于铜连线由低介电常数介质隔离，最上面的多层连线的介质的介电常数小于2，而内部各互补金属氧化物器件的介电常数介于3～2之间。7.制备如权利要求1所述的三维多层平面互补金属氧化物半导体器件结构的方法，其特征在于具体制备步骤是(a)在体硅、绝缘体上硅、锗硅或应变硅任意一种衬底上制备N沟道金属氧化物半导体器件；(b)在第一层金属氧化物半导体器件结构形成后，覆盖上绝缘介质，用化学机械抛光方法将绝缘层表面抛平，然后将该基片与另一埋嵌有缺陷层的单晶半导体基片在室温下键合；键合后剥离，经单晶半导体层转移到含器件的绝缘基片上；(c)用化学机械抛光方法将表面抛平，去除表面杂质，然后在第二层上制备P沟道金属氧化物半导体器件；(d)刻蚀出引线孔，制备N沟道金属氧化物半...
【专利技术属性】
技术研发人员：刘卫丽，陈邦明，宋志棠，封松林，
申请(专利权)人：中国科学院上海微系统与信息技术研究所，
类型：发明
国别省市：31[中国|上海]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。