使用CMOS晶体管的基准电压发生器制造技术

一种将第一电源电压转变为第二电源电压的基准电压发生电路包括连接在第一电源电压和接地电压之间的具有正的热系数用以相对于温度变化正向地补偿第二电源电压的正热补偿电路和具有负热系数用以相对于温度变化负向地补偿第二电源电压并对正热补偿电路的输出作出响应的负热补偿电路，从而借助该正和负热系数的相互抵消，来稳定第二电源电压。（*该技术在2013年保护过期，可自由使用*）

Reference voltage generator using CMOS transistors

A first power supply voltage into the reference voltage generating circuit includes second power supply voltage is connected between the first power supply voltage and the ground voltage has a positive thermal compensation circuit with respect to temperature compensation of second positive supply voltage and a negative thermal coefficient is used to compensate the temperature change with respect to the negative supply voltage and output of second thermal compensation circuit of negative thermal compensation circuit with positive coefficient of thermal response, and thus help offset the positive and negative thermal coefficient, to stabilize the supply voltage second.

【技术实现步骤摘要】

本专利技术涉及使用CMOS晶体管以补偿由于温度和外电源电压变化引起基准电压输出波动的基准电压发生电路。高度复杂的半导体存储器件的小型化要求基准电压发生电路供给比外电源电压小一个给定值的内电源电压。在这种情况下，要求基准电压发生电路被设计为能提供稳定的基准电压，而不受例如环境温度、外电源电压、工艺参数等各种变化的影响。为了达到这一点，有人已提出如附图说明图1所示的带隙基准电压发生电路。参阅图1，带隙基准电压发生电路包括通过电流源电阻24供给电流的三个双极型晶体管14、20和22。第一晶体管14具有二极管接法的集电极一基极，被接在基准电压端Vref和接地电压端Vss之间。第二晶体管20的基极通过节点20与第一晶体管14的集电极相连。其集电极通过电阻16与基准电压端Vref相连，发射极通过电阻21与接地电压端Vss相接。在节点12和基准电压端Vref之间还连接有电阻10。第三晶体管22的集电极与基准电压端相连，其发射极与接地电压相连，基极与第二晶体管20的集电极相连。这个电路使基极一发射极电压( VBE/ T≌-2.2mv/℃)具有负的热系数(thermal coefficient)，以抵消具有正的热系数的热电压(VT＝KT/q， Vt/ T＝0.086mv/℃，从而在温度变化时产生稳定的基准电压输出。更详细地说，基准电压输出Vref是电阻16上电压V1和第三晶体管22的基极一发射极电压VBE22之和。电压V1取决于第二晶体管20的基极一发射极电压的变化△VBE200。假定电阻16和21分别是R16和R21，而且通过电阻21和10的电流分别为I1和I2，则可获得下述的等式(1)和(2)△VBE20＝I1.R21＝VBE14-VBE20＝VTln(I2/Il) ....(1)V1＝(R16/R21).△VBC20＝VT.(R16/R21)ln(I2/I1) ....(2)式中VT(＝KT/q)是具有正的热系数的热电压、K是波尔兹曼常数、T是绝对温度和q是电荷量。因此，基准电压Vref由具有负热系数的第三晶体管22的基极一发射极电压VBE22和具有正热系数的热电压VT所决定的，用等式(3)表示如下Vref＝VBE22+VT(R16/R21)ln(I2/I1) ...(3)这样，基准电压输出Vref相对于温度变化是稳定的。而且，双极型晶体管在饱和状态下依据相对稳定的基极一发射极电压VBE22而工作，这样提供相对稳定的基准电压而不受外电源电压变化的影响。然而DRAM器件使用的来自带隙基准电压发生电路的基准电压，要求反偏压发生器供给负衬底电压VBB，以稳定衬底。只有当衬底电压VBB超出给定值时反偏压发生器才起作用。衬底电压VBB会不合要求地通过带隙基准电压发生电路的多晶硅电阻和在衬底上形成的寄生电容传输到各个电路连接处，从而改变基准电压输出Vref。而且，电路中所使用的晶体管工作在饱和状态，这样增大备用电流。另外，假如带隙基准电压发生电路被用于DRAM器件，主要包括MOS晶体管的衬底要求附加的工艺步骤以形成双极型晶体管。再者，如图6中曲线112所示，带隙基准电压发生电路具有高建立电压(约2.5V)，在低的外电源电压时相对于温度变化显示出基准电压有大的波动。图2表示包括若干个PMOS(P沟道MOS管)晶体管的另一种传统的基准电压发生电路。PMOS晶体管26、28和32的沟道串联相接，具有二极管接法的栅极和漏极，在连接点30产生PMOS晶体管32的阈值电压Vtp。具有沟道串联相接形式的PMOS晶体管40和42有二极管接法的栅极和漏极，在基准电压端38产生输出基准电压2Vtp。在连接点30处的电压Vtp加在具有沟道串联相连的PMOS晶体管34和36的栅极上，从而相对于外电源电压的变化稳定基准电压。然而，它不能抵消由于温度变化引起的基准电压的变化。因此本专利技术的一个目的是提供使用CMOS晶体管相对于温度和外电源电压的变化产生稳定的基准电压的基准电压发生电路。本专利技术的另一目的是提供使用CMOS晶体管产生稳定基准电压并具有低功耗和低建立电压的基准电压发生电路。本专利技术的又一目的是提供具有易施加于DRAM器件的简单结构的基准电压发生电路。依照本专利技术，将第一电源电压转变为第二电源电压的基准电压发生电路包括连接在第一电源电压和接地电压之间的具有正的热系数从而相对于温度变化正向补偿第二电源电压的正热补偿电路和具有负热系数用以响应正热补偿电路的输出依据温度变化负向补偿第二电源电压的负热补偿电路，利用正和负热系数的互相抵消，从而稳定第二电源电压。就本专利技术的一个方面而言，基准电压发生电路还包括反馈电路，将第二电源电压反馈到正热补偿电路以协助稳定第二电源电压。现在通过举例并结合附图更具体地说明本专利技术。图1是传统的带隙基准电压发生电路的原理图;图2是包括PMOS晶体管的另一传统基准电压发生电路的原理图;图3是依照本专利技术的一个实施例的具有CMOS晶体管的基准电压发生电路的原理图;图4是依照本专利技术的另一实施例的具有CMOS晶体管的基准电压发生电路的原理图;图5是依照本专利技术的又一实施例的具有CMOS晶体管的基准电压发生电路的原理图;图6是本专利技术的基准电压发生电路与传统的带隙基准电压发生电路作比较，说明基准电压对电源电压的特性曲线的图表;和图7A至7C分别是依照本专利技术的各个实施例具有CMOS晶体管的基准电压发生电路的原理图。参阅图3，第一和第二电阻100和102和NMOS(N沟道MOS管)晶体管106的沟道串联连接在外电源电压端Vcc和接地电压端Vss之间。NMOS晶体管106的栅极与电源电压端Vcc相连。PMOS晶体管108的沟道连接在基准电压端Vref和接地电压端Vss之间，而其栅极与第二电阻102和NMOS晶体管106的漏极的连接点104相连接。基准电压端Vref还与第一和第二电阻100和102的连接点101相连，PMOS晶体管108的基片是与基准电压Vref相连。而不是与电源电压Vcc相连。其理由在于防止若该基片与外电源电压Vcc相连接时外电源电压Vcc的增大会增大PMOS晶体管108的阈值电压，从而导致基准电压Vref增大的“管体效应”(“bodyeffect”)。工作时，NMOS晶体管106由于栅极与外电源电压Vcc相连而处于正常导通，这样电流I102流过由第一和第二电阻100和102和晶体管106的沟道构成的路径。那末连接点104具有电平足够低于使PMOS晶体管108导通的电压V104。因此输出基准电压是电压V104和PMOS晶体管108的导通电压Vtp(on)之和。其中，假如外电源电压Vcc增大，由于栅极电压相应增大，NMOS晶体管106的互导Gm也增大。因而连接点104的电压V104更低，从而更促使PMOS晶体管108导通，因此在第二电阻102上形成的PMOS晶体管108的阈值电压Vtp防止了基准电压输出Vref的增大。或者反之，假如外电源电压减小，由于栅极电压的减小，NMOS晶体管106的互导Gm也减小。因而，在连接点104的电压V104增大，从而使PMOS晶体管108刚刚进入截止，因此可以防止基准电压输出值Vref的减小。因此本专利技术电路相对于外电源电压Vcc的变化提供稳定的基准电压输出Vref。下文讨论本专利技术电路的热本文档来自技高网...

【技术保护点】
一种用以产生比外电源电压低一个给定值的基准电压的基准电压发生电路，包括：供给所述外电源电压的电源电压端；接地电压端；输出所述基准电压的基准电压端；连接在所述外电源和基准电压端之间以供给电流的第一电阻（１００）；连接在所述基准电压端和节点（１０４）之间的第二电阻（１０２）；具有第一沟道导电率的第一ＭＯＳ晶体管（１０６），其沟道连接在所述节点（１０４）和接地电压端之间，而栅极连接在所述电源，即基准电压端；和具有第二沟道导电率的第二ＭＯＳ晶体管（１０８），共沟道连接在所述基准和接地电压端之间，而栅极连接到所述节点（１０４）。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：李勋，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：KR[韩国]