使用CMOS晶体管的基准电压发生器制造技术

一种将第一电源电压转变为第二电源电压的基准电压发生电路包括连接在第一电源电压和接地电压之间的具有正的热系数用以相对于温度变化正向地补偿第二电源电压的正热补偿电路和具有负热系数用以相对于温度变化负向地补偿第二电源电压并对正热补偿电路的输出作出响应的负热补偿电路，从而借助该正和负热系数的相互抵消，来稳定第二电源电压。（*该技术在2013年保护过期，可自由使用*）

Reference voltage generator using CMOS transistors

A first power supply voltage into the reference voltage generating circuit includes second power supply voltage is connected between the first power supply voltage and the ground voltage has a positive thermal compensation circuit with respect to temperature compensation of second positive supply voltage and a negative thermal coefficient is used to compensate the temperature change with respect to the negative supply voltage and output of second thermal compensation circuit of negative thermal compensation circuit with positive coefficient of thermal response, and thus help offset the positive and negative thermal coefficient, to stabilize the supply voltage second.

【技术实现步骤摘要】

本专利技术涉及使用CMOS晶体管以补偿由于温度和外电源电压变化引起基准电压输出波动的基准电压发生电路。高度复杂的半导体存储器件的小型化要求基准电压发生电路供给比外电源电压小一个给定值的内电源电压。在这种情况下，要求基准电压发生电路被设计为能提供稳定的基准电压，而不受例如环境温度、外电源电压、工艺参数等各种变化的影响。为了达到这一点，有人已提出如附图说明图1所示的带隙基准电压发生电路。参阅图1，带隙基准电压发生电路包括通过电流源电阻24供给电流的三个双极型晶体管14、20和22。第一晶体管14具有二极管接法的集电极一基极，被接在基准电压端Vref和接地电压端Vss之间。第二晶体管20的基极通过节点20与第一晶体管14的集电极相连。其集电极通过电阻16与基准电压端Vref相连，发射极通过电阻21与接地电压端Vss相接。在节点12和基准电压端Vref之间还连接有电阻10。第三晶体管22的集电极与基准电压端相连，其发射极与接地电压相连，基极与第二晶体管20的集电极相连。这个电路使基极一发射极电压( VBE/ T≌-2.2mv/℃)具有负的热系数(thermal coefficient)本文档来自技高网...

【技术保护点】
一种用以产生比外电源电压低一个给定值的基准电压的基准电压发生电路，包括：供给所述外电源电压的电源电压端；接地电压端；输出所述基准电压的基准电压端；连接在所述外电源和基准电压端之间以供给电流的第一电阻（１００）；连接在所述基准电压端和节点（１０４）之间的第二电阻（１０２）；具有第一沟道导电率的第一ＭＯＳ晶体管（１０６），其沟道连接在所述节点（１０４）和接地电压端之间，而栅极连接在所述电源，即基准电压端；和具有第二沟道导电率的第二ＭＯＳ晶体管（１０８），共沟道连接在所述基准和接地电压端之间，而栅极连接到所述节点（１０４）。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：李勋，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：KR[韩国]