具有高击穿电压晶体管的半导体器件制造技术

一种半导体器件包括具有半导体层（４）的高击穿电压晶体管（３）。该半导体层（４）具有元件部分（８）和布线部分（９）。元件部分（８）具有在半导体层（４）的正面上的第一布线（１８）和在半导体层（４）的背面上的背面电极（１９）。元件部分（８）构成为垂直晶体管，使电流在半导体层（４）的厚度方向上在第一布线（１８）和背面电极（１９）之间流动。背面电极（１９）延伸到布线部分（９）。布线部分（９）具有在半导体层（４）的正面上的第二布线（２３）。提供布线部分（９）和背面电极（１９）作为允许电流流到第二布线（２３）的拉线。

【技术实现步骤摘要】
具有高击穿电压晶体管的半导体器件本专利技术涉及一种具有高击穿电压晶体管的半导体器件，特别涉及 用于电平移位的高击穿金属氧化物半导体场效应晶体管。通常，已经有人提出了高压集成电路(HVIC)，其实现了不使用 光电耦合器的电平移位电路。例如，这种HVIC包括用于电平移位的 高击穿电压横向扩散的金属氧化物半导体晶体管(LDMOS)。如所公 开的，例如，在对应JP-A-2006-313828的US2006/0249807中，在高 击穿电压LDMOS中，漏区位于中心，而源区位于漏区周边的周围。 这样，源区相对于漏区同心地(concentrically)设置，以便消除单个 点。在这种方案中，电流几乎均匀地流动，从而LDMOS可以具有高 击穿电压。附图说明图16是示出这种LDMOS的横截面图。n型阱区J2和n+型接触 区J3形成在n.型漂移层Jl中。n型阱区J2和n+型接触区J3构成漏 区。p型沟道区J4和n+型源区J5形成在漏区的周围。漏极布线J6形 成在n+型接触区J3的表面上。源极布线J7形成在n+型源区J5的表 面上。由于漏区被n+型源区J5包围，因此当被拉到源极布线J7之外 时，漏极布线J6穿过源极布线J7的上方。层间绝缘膜J8置于漏极布线J6和源极布线J7之间，用于漏极 布线J6和源极布线J7之间的电绝缘。通常情况下，在用于电平移位 的高击穿电压LDMOS中，将0V的电位施加于源极布线J7，并且将 从大约600V到大约1200V的电位施加于漏极布线J6。即，将从大约 600V到大约1200V的电压施加于位于漏极布线J6和源极布线J7之 间的层间绝缘膜J8。因此，层间绝缘膜J8的厚度必须足够大以便防 止层间绝缘膜J8的击穿。然而，形成具有大厚度的层间绝缘膜需要 很长的时间。图17是示出LDMOS中的电位分布的示意图。从图17中可以看出，在n—型漂移层Jl中，电位分布在n型阱区J2周围是均匀的。然 而，在位于漏极布线J6下面的层间绝缘膜J8和LOCOS氧化物膜J9 中，电位分布是非均匀的。非均匀的电位分布表明由于漏极布线J6 的高电位产生了电场集中。这种电场集中可能导致层间绝缘膜J8和 LOCOS氧化物膜J9的击穿。上述问题还可能出现在其他类型的高击穿电压晶体管中，例如绝 缘栅双极晶体管(IGBT)和双极晶体管。鉴于上述问题，本专利技术的目的是提供一种不增加绝缘膜的厚度就 实现了高击穿电压晶体管的半导体器件。根据本专利技术的第一方案，半导体器件包括具有预定导电类型的半 导体层的高击穿电压晶体管。半导体层具有通过沟槽彼此电隔离的元 件部分和布线部分。元件部分具有在半导体层的正面上的第一布线部 件和在半导体层的背面上的背面电极。元件部分构成为垂直晶体管， 该垂直晶体管使电流在该半导体层的厚度方向上、在第一布线部件和 背面电极之间流动。背面电极从元件部分伸长到布线部分。布线部分 具有在半导体层的正面上的第二布线部件以及在半导体层的背面上 的背面电极。布线部分构成为允许电流在背面电极和第二布线部件之 间流动的拉线(pullingwire)。根据本专利技术的第二方案，半导体器件包括高击穿电压晶体管、绝 缘膜以及背面电极。高击穿电压晶体管具有第一导电类型的半导体 层。该半导体层具有通过第一沟槽彼此电隔离的元件部分和布线部 分。绝缘膜形成在半导体层的正面上，并具有第一和第二接触孔。背 面电极形成在半导体层的背面上。高击穿电压晶体管的元件部分包括 第二导电类型的沟道层、第一导电类型的半导体区、栅绝缘膜、栅电 极、第一布线部件、和第一导电类型的漏接触区。沟道层形成到半导 体层并暴露于半导体层的第一面。半导体区形成在沟道层中，并具有 高于半导体层的杂质浓度。栅绝缘膜形成在半导体区和半导体层之间 沟道层的露出表面上。栅电极形成在栅绝缘膜上。第一布线部件电耦合到半导体区和沟道层的接触区的每个上。漏接触区形成在半导体层 的背面上并具有高于半导体层的杂质浓度。高击穿电压晶体管的布线 部分包括第一接触区、第二接触区和第二布线部件。第一接触区形成 在半导体层的正面上。第二接触区形成在半导体层的背面上。第二布 线部件电耦合到第一接触区。元件部分的漏接触区通过背面电极电耦 合到布线部分的第二接触区。第一布线部件通过第一绝缘膜的第一接 触孔电耦合到半导体区和沟道层的沟道区的每个上。第二布线部件通 过第一绝缘膜的第二接触孔电耦合到布线部分的第一接触区。根据本专利技术的第三方案，半导体器件包括低电压电路部分、高电 压电路部分、高击穿电压晶体管和电源布线。高击穿电压晶体管构成 为在低电压电路部分和高电压电路部分之间进行功率转换。高击穿电 压晶体管具有预定导电类型的半导体层。该半导体层具有被沟槽电隔 离的元件部分。电源布线形成在半导体层的第一面上并构成为向高电 压电路部分施加电压。元件部分具有在半导体层的正面上的布线部件 和在半导体层的背面上的引线框架。元件部分构成为垂直晶体管，该 垂直晶体管使电流在半导体层的厚度方向上在布线部件和引线框架 之间流动。引线框架具有从半导体层的背面的边缘突出的突起。引线 框架的突起通过键合线电耦合到电源布线。根据本专利技术的第四方案，半导体器件包括低电压电路部分、高电 压电路部分、高击穿电压晶体管以及电源布线。高击穿电压晶体管构 成为在低电压电路部分和高电压电路部分之间进行功率转换。高击穿 电压晶体管具有第一导电类型的半导体层。该半导体层具有被沟槽电 隔离的元件部分。电源布线形成在半导体层的第一面上并构成为向高 电压电路部分施加电压。高击穿电压晶体管的元件部分包括第二导电 类型的沟道层、第一导电类型的半导体区、栅绝缘膜、栅电极、布线 部件、第一导电类型的漏接触区、和引线框架。沟道层形成到半导体 层上并暴露于半导体层的第一面。半导体区形成在沟道层中并具有高 于半导体层的杂质浓度。栅绝缘膜形成在半导体区和半导体层之间沟 道层的露出表面上。栅电极形成在栅绝缘膜上。布线部件电耦合到半导体区和沟道层的接触区的每个上。漏接触区形成在半导体层的背面上并具有高于半导体层的杂质浓度。引线框架形成在半导体层的背面 上并电耦合到漏接触区。元件部分构成为垂直晶体管，该垂直晶体管 使电流在半导体层的厚度方向上在布线部件和引线框架之间流动。引 线框架具有从半导体层的背面的边缘突出的突起。引线框架的突起通 过键合线电耦合到电源布线。本专利技术的上述和其他目的、特征和优点将从下面参照附图的详细 说明中更明显看出。附图中图1是示出根据本专利技术第一实施例的半导体器件的剖面图2是示出图1的半导体器件的正视图3是示出图1的半导体器件中的电位分布的示意图4A是示出制造图1的半导体器件的第一工艺的示意图，图4B 是示出制造图1的半导体器件的第二工艺的示意图，而图4C是示出 制造图1的半导体器件的第三工艺的示意图5A是示出制造图1的半导体器件的第四工艺的示意图，图5B 是示出制造图1的半导体器件的第五工艺的示意图，而图5C是示出 制造图1的半导体器件的第六工艺的示意图6A是示出制造图1的半导体器件的第七工艺的示意图，图6B 是示出制造图1的半导体器件的第八工艺的示意图，而图6C是示出 制造图1的半导体器件的第九工艺的示意图7是示出根据本专利技术第二实施例的半导体器件的剖面图8是示出根本文档来自技高网...

【技术保护点】
一种半导体器件，包括：　高击穿电压晶体管（３），其包括预定导电类型的半导体层（４），该半导体层（４）具有彼此相反的正面和背面，该半导体层（４）包括通过沟槽彼此电隔离的元件部分（８）和布线部分（９），　其中该元件部分（８）具有在该半导体层（４）的正面上的第一布线部件（１８）和在该半导体层（４）的背面上的背面电极（１９），该元件部分（８）构成为垂直晶体管，其使得电流在该半导体层（４）的厚度方向上在该第一布线部件（１８）和该背面电极（１９）之间流动，　其中该背面电极（１９）从该元件部分（８）延伸到该布线部分（９），并且　其中该布线部分（９）具有在该半导体层（４）的正面上的第二布线部件（２３）和在该半导体层（４）的背面上的该背面电极（１９），该布线部分（９）构成为允许电流在该背面电极（１９）和该第二布线部件（２３）之间流动的拉线。

【技术特征摘要】
JP 2007-11-9 292047/2007;JP 2008-9-10 231833/20081、一种半导体器件，包括高击穿电压晶体管(3)，其包括预定导电类型的半导体层(4)，该半导体层(4)具有彼此相反的正面和背面，该半导体层(4)包括通过沟槽彼此电隔离的元件部分(8)和布线部分(9)，其中该元件部分(8)具有在该半导体层(4)的正面上的第一布线部件(18)和在该半导体层(4)的背面上的背面电极(19)，该元件部分(8)构成为垂直晶体管，其使得电流在该半导体层(4)的厚度方向上在该第一布线部件(18)和该背面电极(19)之间流动，其中该背面电极(19)从该元件部分(8)延伸到该布线部分(9)，并且其中该布线部分(9)具有在该半导体层(4)的正面上的第二布线部件(23)和在该半导体层(4)的背面上的该背面电极(19)，该布线部分(9)构成为允许电流在该背面电极(19)和该第二布线部件(23)之间流动的拉线。2、 根据权利要求1所述的半导体器件，其中所述布线部分(9)还具有将所述半导体层(4)电耦合到所 述背面电极(19)的键合线(60)。3、 根据权利要求1所述的半导体器件，其中所述布线部分(9)还具有设置在形成在所述半导体层(4) 中的通路孔(71)中的导电部件(70)，并且其中所述导电部件(70)将所述背面电极(19)电耦合到所述第 二布线部件(23)。4、 根据权利要求1所述的半导体器件，其中所述布线部分(9)还具有掺杂层(80)，该掺杂层(80)的杂质浓度高于所述半导体层(4)的杂质浓度，并且其中所述掺杂层(80)将所述背面电极(19)电耦合到所述第二 布线部件(23)。5、 根据权利要求1所述的半导体器件，其中所述布线部分(9)还具有通过形成在所述半导体层(4)中 的通路孔(92)中的绝缘膜(90)设置的导电部件(91)，并且其中该导电部件(91)将所述背面电极(19)电耦合到所述第二 布线部件(23)。6、 根据权利要求l一5中任一项所述的半导体器件，还包括 低电压电路部分(1);和高电压电路部分(2)，其中所述高击穿电压晶体管(3)被构成为在所述低电压电路部 分(1)和所述高电压电路部分(2)之间进行功率转换。7、 一种半导体器件，包括高击穿电压晶体管(3)，其包括第一导电类型的半导体层(4)， 该半导体层(4)具有彼此相反的正面和背面，该半导体层(4)包括 通过第一沟槽(6)彼此电隔离的元件部分(8)和布线部分(9)，位于所述半导体层(4)的正面上的第一绝缘膜(17)，该第一绝 缘膜(17)具有第一和第二接触孔；和位于所述半导体层(4)的背面上的背面电极(19)， 其中所述元件部分(8)包括第二导电类型的沟道层(10)，该沟道层(10)形成到所述 半导体层(4)并暴露于所述半导体层(4)的第一面；第一导电类型的半导体区(11)，该半导体区(11)形成在 所述沟道层(10)中并具有高于所述半导体层(4)的杂质浓度；形成在所述半导体区(11)和所述半导体层(4)之间的所述沟道层(10)的露出表面上的栅绝缘膜(15);形成在所述栅绝缘膜(15)上的栅电极(16); 电耦合到所述沟道层(10)的所述半导体区(11)和接触区 (12)中的每一个的第一布线部件(18);和第一导电类型的漏接触区(13)，所述漏接触区(13)形成 在所述半导体层(4)的背面上并具有高于所述半导体层(4)的杂质 浓度，其中所述布线部分(9)包括形成在所述半导体层(4)的正面上的第一接触区(21);形成在所述半导体层(4)的背面上的第二接触区(22);和 电耦合到所述第一接触区(21)的第二布线部件(23)， 其中所述元件部分(8)的所述漏接触区(13)通过所述背面电 极(19)电耦合到所述布线部分(9)的所述第二接触区(22)，其中所述第一布线部件(18)通过所述第一绝缘膜(17)的所述 第一接触孔电耦合到所述沟道层(10)的所述半导体区(11)和所述 接触区(12)中的每一个，并且其中所述第二布线部件(23)通过所述第一绝缘膜(17)的所述 第二接触孔电耦合到所述布线部分(9)的所述第一接触区(21)。8、 根据权利要求7所述的半导体器件，其中所述元件部分(8)的所述第一布线部件(18)形成在所述 第一绝...

【专利技术属性】
技术研发人员：山田明，赤木望，
申请(专利权)人：株式会社电装，
类型：发明
国别省市：JP[日本]