可调式晶体管体偏置电路制造技术

本发明专利技术提供一种集成电路，其包括带有体端的ｎ沟道和ｐ沟道金属氧化物半导体晶体管。提供了位于该集成电路上的可调式晶体管体偏置电路，该集成电路向所述体端提供体偏置电压，以使功耗最小化。通过使用集成电路上的载有配置数据的可编程单元，可调式体偏置电路可以被控制。集成电路可以是包含有可编程逻辑的可编程逻辑器件集成电路。可调式体偏置电路可以产生可调式的负体偏置电压，用于偏置ｎ沟道金属氧化物半导体晶体管。可调式体偏置电路包括带隙基准电路、电荷泵电路和可调式电压调节器。

【技术实现步骤摘要】
可调式晶体管体偏置电路
本专利技术一般涉及晶体管体偏置电路，尤其涉及用于集成电路，如可编程逻辑器件的可调式晶体管体偏置电路。技术背景现代集成电路的性能常受到功耗考虑的限制。具有不良功率 效率的电路给系统设计人员提出了不受欢迎的要求。电源容量需要增 加，热管理问题需要被处理，为了适应效率低的电路，电路设计需要 被修改。集成电路常使用互补金属氧化物半导体(CMOS)晶体管技 术。CMOS集成电路具有n沟道金属氧化物半导体(NMOS)和p沟 道金属氧化物半导体(PMOS)晶体管。NMOS和PMOS集成电路都有四个端——漏极、源极、栅 极和体端。体端或衬底端(body terminal)有时也称为阱端(well terminal)或块端(bulk terminal),体端能够被偏置来提高晶体管的性 能。例如，正偏置电压可以加在PMOS晶体管的体端，而负偏置电压 可以加在NMOS晶体管的体端。这些偏置电压提高了晶体管的有效阈 值电压，并因此而降低了晶体管的泄漏电流。泄漏电流的降低减小了 功耗。合适的偏置电压趋于是小电压。例如， 一个NMOS体偏置 电压可能会小于几百个毫伏。更大的体偏置电压可以被用于进一步减 小泄漏电流，但是这可能会对器件性能有显著的不良影响。在减小泄 漏电流和牺牲性能二者之间的最佳平衡一般是通过使用小的体偏置电 压来获得的。体偏置电压可以在芯片外产生，但是这类方法耗费了稀少的 输入一输出管脚。另外，不可调的体偏置电压源会在可编程逻辑器件 中产生一些问题，在可编程器件中常希望改变所使用的偏置量。因此希望提供一种可调的片上晶体管体偏置电压电路，用于 减小集成电路，如可编程逻辑器件集成电路上的功耗。
技术实现思路
根据本专利技术，提供一种集成电路如可编程逻辑器件电路，该 集成电路包括可调式体偏置电路。可调式体偏置电路由控制信号控制。 控制信号可以由可编程单元提供，这些可编程单元已经载入配置数据， 控制信号可以由集成电路上的可编程逻辑来提供，或者从外部源来获 得。解码器用来解码未解码的控制信号。可调式体偏置电路可以包含产生负电压的一个电荷泵电路， 通过使用该负电压产生可调的负体偏置电压的一个可调式电压调节 器，以及为该可调式电压调节器和电荷泵提供基准信号的一个带隙基 准电路。可调式电压调节器可以包含一个可调式分压器，连接在电荷 泵电路和可调式分压器之间的一个晶体管，和一个运算放大器。可调 式分压器可以包含一串联的电阻链和很多个连接在各对串联电阻之间 的晶体管。可调式体偏置电路的控制信号可以加在晶体管的栅极，以限定期望的分压器电压分接位置。运算放大器在一个输入处接收来自 带隙基准电路的一个基准电压，并且在另一个输入处接收从分压器分 接点反馈的多个信号。运算放大器带有一个输出，其被施加到和电荷 泵电路连接的晶体管的栅极。由可调式电压调节器产生的负体偏置电 压的幅值通过调节分压器来控制。通过附图和以下的详细说明，本专利技术的进一步特征、特性 和各种优势将会更明显。附图说明图1为一个根据本专利技术的说明性可编程逻辑器件集成电路 的框图。图2为一个根据本专利技术的体偏置的n沟道金属氧化物半导体 晶体管的原理图。图3为一个根据本专利技术的体偏置的n沟道金属氧化物半导体晶体管的横截面视图。图4为一个根据本专利技术的说明性电荷泵的原理图。 图5为图4电荷泵的简化示意图。[oon;i图6为根据本专利技术的时序图，展示了图4和图5所示类型的 电荷泵如何产生负输出电压用于晶体管体偏置。图7为展示金属氧化物半导体晶体管电容器的电容值作为 所加电压的函数而变化的曲线图。图8为一个根据本专利技术的说明性可调式体偏置电路布置的 电路图，该电路布置可用于偏置集成电路如可编程逻辑器件集成电路 中的晶体管。图9为一个根据本专利技术的说明性可调式体偏置电路的电路 图，该电路具有一个电荷泵、带隙基准电路和可调式调节器。图10为一个根据本专利技术的说明性可调式体偏置电路的电路 图，该电路具有一个基于可编程分压器的调节器。图11为一个根据本专利技术的说明性运算放大器的电路图，该 运算放大器用于图IO所示类型的调节器。图12为展示了根据本专利技术的图IO可编程分压器中的每一个 晶体管怎样被各自的可编程单元控制的图。图13展示了根据本专利技术的图IO可编程分压器中的晶体管怎 样被可编程单元提供的并且被解码器解码的控制信号控制。图14展示了根据本专利技术的图IO可编程分压器中的每一个晶体管怎样被一个外部控制信号控制，该外部控制信号通过各自的输入 一输出管脚提供。图15展示了根据本专利技术的图IO可编程分压器中的晶体管怎 样被多个控制信号控制，这些控制信号由一个外部源通过输入一输出 管脚来提供，并且被一个解码器解码。具体实施方式本专利技术涉及可调式体偏置电压源。体偏置电压源可以使用在 任何合适的集成电路中。根据本专利技术的带有一个特定的合适布置的可 调式体偏置电路可以用在可编程逻辑器件集成电路中。体偏置电路还可以用在带有可编程电路的集成电路上，这种可编程电路不是指传统 的可编程逻辑器件，如包含有可编程电路的微处理器、包含有可编程 电路的数字信号处理器、带有可编程电路的定制集成电路等等。作为 例子，在可编程逻辑器件集成电路的背景下一般性地描述本专利技术。可编程逻辑器件集成电路可使用配置数据来定制。在一个典 型的方案中，逻辑设计者在设计期望的逻辑电路时使用计算机辅助设 计(CAD)系统。计算机辅助设计系统使用可编程逻辑器件的硬件性 能上的信息来产生配置数据。可编程逻辑器件包含可编程单元。可编程单元可以是基于任 何合适的可编程技术，如熔丝、反熔丝、激光编程单元、电编程单元、 非易失性存储单元、易失性存储单元、掩模编程单元等等。在此作为 一个实例描述的典型方案中，可编程单元是基于随机存取存储器 (RAM)单元。为了定制可编程逻辑器件以实施期望的逻辑电路，配置数据 由计算机辅助设计系统产生并被载入可编程存储单元。在可编程逻辑 器件的运行期间，基于其载入的配置数据，每一个存储单元提供一个 静态输出信号。存储单元的输出信号被施加到可编程逻辑器件上的可 编程逻辑区域中的n沟道金属氧化物半导体晶体管和p沟道金属氧化 物半导体晶体管上。这就配置了器件的可编程逻辑，使得可编程逻辑器件实施期望的逻辑电路。根据本专利技术，可编程逻辑器件被配备可调式体偏置电路。p 沟道体偏置电路为这个可编程逻辑器件上的p沟道金属氧化物半导体 晶体管产生一个体偏置电压。n沟道体偏置电路为这个可编程逻辑器件 上的n沟道金属氧化物半导体晶体管产生一个体偏置电压。体偏置电 压降低晶体管泄漏电流，并由此提高了器件性能。根据本专利技术的一个说明性可编程逻辑器件IO示于图1中。 可编程逻辑器件IO具有输入一输出电路12，用于使信号离开器件10， 并且用于经由输入一输出管脚14从其它器件接收信号。互连资源16 如全局和局部垂直和水平传导线路和总线用来路由器件10上的信号。 互连资源16包括固定互连(传导线路)和可编程互连(即，各自固定 互连间的可编程连接)。可编程逻辑18可以包括组合和时序逻辑电路。可编程逻辑18可以被配置来执行定制的逻辑功能。和互连资源16关 联的可编程互连可以被认为是可编程逻辑18的一部分。可编程逻辑器件10包含可编程单元20，如随机存取存储器 单元，其能够通本文档来自技高网...

【技术保护点】
一种集成电路，其包括：带有体端的ｎ沟道金属氧化物半导体晶体管；和可调式基于电荷泵的体偏置电路，其将负的体偏置电压施加到所述体端。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：S佩里塞地，
申请(专利权)人：阿尔特拉公司，
类型：发明
国别省市：US[]