本发明专利技术提供了一种具有输入／输出静电释放（Ｉ／Ｏ ＥＳＤ）保护单元的集成电路装置。这种集成电路装置包括一种Ｉ／Ｏ ＥＳＤ保护单元，其中该Ｉ／Ｏ ＥＳＤ保护单元包括连接在Ｉ／Ｏ衬垫和Ｖ↓［ＤＤ］线之间的Ｖ↓［ＤＤ］ ＥＳＤ保护部件、连接在Ｉ／Ｏ衬垫和Ｖ↓［ＳＳ］线之间的接地电压（Ｖ↓［ＳＳ］）ＥＳＤ保护部件以及连接在Ｖ↓［ＤＤ］线和Ｖ↓［ＳＳ］线之间的电源箝位部件，并且Ｉ／Ｏ ＥＳＤ保护单元中的Ｖ↓［ＤＤ］ ＥＳＤ保护部件、电源箝位部件以及Ｖ↓［ＳＳ］ ＥＳＤ保护部件之间相互位置邻近，从而它们能连成一条直线，或部分重叠。
【技术实现步骤摘要】
本专利技术涉及一种具有静电释放(ESD)保护电路的集成电路装置，更具体地，涉及一种具有输入输出(I/O)ESD保护单元的集成电路装置，其中I/OESD保护单元占据了一小块区域，并完成ESD保护功能。
技术介绍
总体而言，ESD保护水平取决于ESD保护电路的构成，即在实际集成电路装置中实现ESD保护电路的规划设计，以及构造集成电路装置的构造过程。由于不论集成电路装置的类型如何ESD评估标准均一致，随着集成电路装置的集成度越来越高，集成电路装置的尺寸日益减小，构造过程日益复杂。因此，利用取决于构造过程的基本设计规则在一个小区域内开发一种能有效完成ESD功能的ESD保护电路，是很有必要的。现在，大多数集成电路装置都包括ESD保护电路，该保护电路用于防止当带电人体或金属物接触集成电路装置时，由于人体模型(HBM)和机器模型(MM)的静电进入集成电路装置而造成的部件电特性的改变和恶化。图1表示在现有集成电路装置中广泛采用的一种ESD保护电路。集成电路装置包括连接到VDD衬垫1a的电源供电电压(VDD)线1，以及连接到VSS衬垫2a的接地电压(VSS)线2。I/O ESD保护单元3由直接连接到I/O衬垫3a的VDDESD保护部件3b和VSS ESD保护部件3c组成。电源箝位4连接在VDD衬垫1a和VSS衬垫2a之间，形成一条静电电流能流过的路径。通常采用二极管D1和D2作为VDDESD保护部件3b和VSS ESD保护部件3c。由于二极管D1和D2拥有良好的正向特性和较差的反向特性，用作ESD保护部件的二极管D1和D2的面积应当要足够大。然而，由于集成电路装置的集成度和精密度日益增高，I/O ESD保护单元3的节距和区域面积将减小，因此，二极管D1和D2的区域面积也将减小。因此，在一个给定的区域面积中，满足ESD保护特性变得非常困难。
技术实现思路
本专利技术提供了一种具有占据了一小块区域并完成ESD保护功能的I/OESD保护单元的集成电路装置。根据本专利技术的一个方面，提供了一种具有I/O ESD保护单元的集成电路装置，其中I/O ESD保护单元包括连接在I/O衬垫和VDD线之间的电源供电电压(VDD)ESD保护部件；连接在I/O衬垫和VSS线之间的接地电压(VSS)ESD保护部件；连接在VDD线和VSS线之间的电源箝位部件。I/O ESD保护单元中的VDDESD保护部件，电源箝位部件以及VSSESD保护部件之间相互位置邻近，从而它们能连成一条直线，或部分重叠。在一个实施例中，本专利技术的集成电路装置包括多个I/O衬垫，其中为每一个I/O衬垫提供I/O ESD保护单元，I/O ESD保护单元的节距和高度取决于I/O衬垫的节距和高度。在一个实施例中，在VDDESD保护部件和VSSESD保护部件之间设置有电源箝位部件。在一个实施例中，至少一部分I/O ESD保护单元在I/O衬垫之下形成。在一个实施例中，I/O ESD保护单元在I/O衬垫之下形成。在一个实施例中，构成I/O ESD保护单元的部件包括二极管、MOS晶体管、双极性晶体管、场晶体管、半导体闸流管或其组合。根据本专利技术的另一方面，提供了一种具有I/O ESD保护单元的集成电路装置。在这里，I/O ESD保护单元包括电源供电电压(VDD)ESD保护部件，其中该部件是在一个第一导电类型基片上的第二导电类型阱内形成的，并包括连接到I/O衬垫的第一导电类型有源区和连接到VDD线的第二导电类型有源区；电源箝位部件，其中该部件是在一个第一导电类型基片上的第二导电类型阱内形成的，并包括连接到VDD线的第二导电类型有源区和连接到接地电压(VSS)线的第一导电类型有源区；以及VSSESD保护部件，其中该部件是在一个第一导电类型基片上的第一导电类型阱内形成的，并包括连接到VSS线的第一导电类型有源区和连接到I/O衬垫的第二导电类型有源区。在一个实施例中，在VDDESD保护部件和VSSESD保护部件之间设置有电源箝位部件。在一个实施例中，VSSESD保护部件进一步包括包围第二导电类型有源区的第二导电类型阱。在一个实施例中，至少一部分I/O ESD保护单元在I/O衬垫之下形成。在一个实施例中，I/O ESD保护单元在I/O衬垫之下形成。在一个实施例中，VDDESD保护部件的第一导电类型有源区被划分为至少两个区，每一个区和I/O衬垫相连，第二导电类型有源区与第一导电类型有源区分离，也被划分为至少两个区，并以闭环形式包围第一导电类型有源区从而形成至少两个并列连接的二极管。在一个实施例中，VDDESD保护部件的第二导电类型有源区被划分为至少两个区，每一个区和I/O衬垫相连，第一导电类型有源区与被划分为至少两个区的第二导电类型有源区分离，并以闭环形式包围第二导电类型有源区从而形成至少两个并联连接的二极管。在一个实施例中，电源箝位部件的第二导电类型有源区与第一导电类型有源区分离，并以闭环形式包围第一导电类型有源区。根据本专利技术的其他方面，提供了一种具有I/O ESD保护单元的集成电路装置。在这里，I/O ESD保护单元包括电源供电电压(VDD)ESD保护部件，其中该部件是在一个第一导电类型基片上的第二导电类型阱内形成的，并包括连接到I/O衬垫的第一导电类型有源区和连接到VDD线的第二导电类型有源区；电源箝位部件，其中该部件是在一个第一导电类型基片上的第一导电类型阱内形成的，并包括连接到VDD线的第二导电类型有源区和连接到接地电压(VSS)线的第一导电类型有源区；以及VSSESD保护部件，其中该部件是在一个第一导电类型基片上的第一导电类型阱内形成的，并包括连接到VSS线的第一导电类型有源区和连接到I/O衬垫的第二导电类型有源区。在一个实施例中，在VDDESD保护部件和VSSESD保护部件之间设置有电源箝位部件。在一个实施例中，VSSESD保护部件和电源箝位部件进一步包括包围第二导电类型有源区的第二导电类型阱。在一个实施例中，至少一部分I/O ESD保护单元在I/O衬垫之下形成。在一个实施例中，I/O ESD保护单元在I/O衬垫之下形成。在一个实施例中，VDDESD保护部件的第一导电类型有源区被划分为至少两个区，每一个区和I/O衬垫相连，第二导电类型有源区与被划分为至少两个区的第一导电类型有源区分离，并以闭环形式包围第一导电类型有源区从而形成至少两个并联连接的二极管。在一个实施例中，VDDESD保护部件的第二导电类型有源区被划分为至少两个区，每一个区和I/O衬垫相连，第一导电类型有源区与被划分为至少两个区的第二导电类型有源区分离，并以闭环形式包围第二导电类型有源区从而形成至少两个并联连接的二极管。在一个实施例中，电源箝位部件的第一导电类型有源区与第二导电类型有源区分离，并以闭环形式包围第二导电类型有源区。在一个实施例中，电源箝位部件和VSSESD保护部件共用第一导电类型有源区的一部分。根据本专利技术的又一方面，提供了一种具有I/O ESD保护单元的集成电路装置。在这里，I/O ESD保护单元包括包含第一导电类型有源区和一个第一栅的电源供电电压(VDD)ESD保护部件，其中该第一导电类型有源区是在一个第一导电类型基片上在第二导电类型阱内形成的，并且有源区之间相互分离以形成一个第一沟道区，至少一个第一导电类型有本文档来自技高网...
【技术保护点】
一种具有输入／输出静电释放保护单元的集成电路装置，其中输入／输出静电释放保护单元包括：连接在输入／输出衬垫和Ｖ↓［ＤＤ］线之间的电源供电电压静电释放保护部件；连接在输入／输出衬垫和Ｖ↓［ＳＳ］线之间的接地电压静电释放 保护部件；连接在Ｖ↓［ＤＤ］线和Ｖ↓［ＳＳ］线之间的电源箝位部件，其中输入／输出静电释放保护单元中的电源供电电压静电释放保护部件，电源箝位部件以及接地静电释放保护部件之间相互邻近，从而它们能连成一条直线，或布置成部分重叠。
【技术特征摘要】
...
【专利技术属性】
技术研发人员：金汉求，李起泰，高在赫，金禹燮，张成必，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：KR[韩国]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。