堆叠式栅极结构及具有该堆叠式栅极结构的场效晶体管的制造方法技术

一种堆叠式栅极结构的制造方法，该制造方法包括下列步骤：　　　　（ａ）于半导体基板上形成一介电层；　　　　（ｂ）于该介电层上形成一复晶硅层；　　　　（ｃ）于该复晶硅层上形成一金属层；　　　　（ｄ）于该金属层上形成一ＷＮ↓［ｘ］层；　　　　（ｅ）进行快速回火处理，使该金属层与该复晶硅层反应形成一金属硅化层，并使该ＷＮｘ层的部分转换为一钨层，同时并于该金属硅化层与该钨层之间形成一阻障层；　　　　（ｆ）依序形成该钨层、该阻障层、该金属硅化物层、该复晶硅层，成为该堆叠式栅极结构。（*该技术在2023年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术是关于一种半导体元件的堆叠式栅极结构的制造方法，特别是有关于场效晶体管的堆叠式栅极结构的制造方法。(2)
技术介绍
长久以来，较高的元件操作速度一直是芯片制造者所追求的目标，而降低栅极的片电阻及接触孔(contact)的阻值是可以实现前述目标的有效方法之一，因此，目前在0.18μm世代以后的动态随机存取存储器(DRAM)制程当中，poly-Si/WN/W栅极结构已被视为深具潜力的结构，其中，WN是用以作为阻障层(barrierlayer)，可防止复晶硅中的硅原子与上层的钨原子交互扩散(inter-diffusion)，此栅极结构的片电阻(sheet resistance)可低于10Ω/□，较传统poly-Si/WSi结构的15~20Ω/□为更低。图1A与1B为前述poly-Si/WN/W栅极结构制造方式的剖面图。首先，一介电层102、一复晶硅层104、一阻障层106、一钨层108与一氮化硅层110相继于形成于半导体基板100上，就如图1A所示。然后再进行平印(lithography)与蚀刻制程，依预设图案(pattern)在氮化硅层110上形成其图案，作为硬遮罩110A(hard mask)，接着依序对钨层108、阻障层106、复晶硅层104、介电层102、进行蚀刻(etching)处理，可得到由介电层102A、复晶硅层104A、阻障层106A与钨层108A所构成的栅极结构，如图1B所示。在传统中，阻障层106的形成所常采用的方式，为在复晶硅上形成一WNX层，然后在氮气中以快速回火(rapid thermal annealing，RTA)的方式，将氮原子从WNX中驱出，于是WNX层转变为钨层，并在钨层与复晶硅层的界面形成一WN/SiN复合层以作为阻障层，由于SiN本身为绝缘层，所以WN/SiN复合层的阻值并不会很低。(3)
技术实现思路
本专利技术的主要目的是提供一使用于半导体元件中的堆叠式栅极结构的制造方法，此制造方法所制备的栅极结构具有较低的栅极电阻与接触孔阻值。为实现上述的目的，本专利技术提供一种栅极结构的制造方法，其步骤包括1)相继于半导体基板上形成一介电层、一复晶硅层、一金属层以及一WNX层；2)在氮气中进行快速回火(rapid thermal annealing)处理，使金属层与复晶硅层反应形成一金属硅化层，并使WNx层的部分转换为一钨层，同时并于金属硅化层与该钨层之间形成一阻障层；3)依序形成钨层、阻障层、金属硅化物层以及复晶硅层，成为堆叠式栅极结构。此外，本专利技术还提供另一种栅极结构的制造方法，其步骤包括1)相继于半导体基板上形成一介电层、一复晶硅层、一金属层以及一WNX层；2)依序形成WNX层、金属层、复晶硅层，成为堆叠式栅极结构；3)在氮气中进行快速回火，使该金属层与该复晶硅层反应形成一金属硅化层，并使该WNX层的部分转换为一钨层，同时并于该金属硅化层与该钨层之间形成一阻障层。同时，本专利技术又提供一种场效晶体管的制造方法，此制造方法为使用前述的制造方法，于半导体基板上形成一由复晶硅层、金属硅化层、阻障层与钨层所构成的堆叠式栅极结构，此堆叠式栅极结构上有氮化硅层作遮罩，再以该堆叠式栅极结构上的氮化硅层作为遮罩，将离子布植入半导体基板，形成彼此隔开的第一源/漏极区，接着，于该堆叠式栅极结构的侧壁形成一隔离层(spacer)，再以该隔离层作为遮罩，将离子布植入半导体基板，形成彼此隔开的第二源/漏极区，该第二源/漏极区的掺杂浓度较第一源/漏极区为高。为进一步说明本专利技术的上述目的、结构特点和效果，以下将结合附图对本专利技术进行详细的描述。(4)附图说明图1A和1B是传统poly-Si/WN/W栅极结构制造方式的剖面图；图2A至2C是本专利技术一较佳实施例堆叠式栅极结构的制造方法的剖面图3A至3C是本专利技术另一较佳实施例堆叠式栅极结构的制造方法的剖面图；图4是本专利技术一较佳实施例具堆叠式栅极结构的场效晶体管的制造方法的剖面图。(5)具体实施方式请先参考图2A~2C，图2A~2C是本专利技术一较佳实施例堆叠式栅极结构的制造方法的剖面图。一开始，如图2A所示，相继于半导体基底200上形成一介电层202、一复晶硅层204、一金属层206以及一WNX层208，其中，介电层202可为SiO2、SiNX、Si3N4、SiON、TaO2或TaON。复晶硅层204的厚度约为500~2000埃(angstrom)，可用化学气相沉积(chemical vapor deposition，CVD)的方式形成；金属层206是选自钛(Titanium)、钴(Cobalt)、镍(Nickel)、铂(Platinum)、钨(Tungsten)、钽(Tantalum)、钼(Molybdenum)、铪(Hafnium)与铌(Niobium)其中之一，其厚度约为5~30埃，可用化学气相沉积或物理气相沉积(PVD)的方式形成；WNX层208的厚度约为200~600埃，可用物理气相沉积或溅镀(sputtering)的方式形成。然后，在氮气中进行快速退火，其温度条件约为750~1150℃，而时间约持续60~120秒。如图2B所示，在进行快速回火的过程当中，金属层206会和复晶硅层204发生化学反应，而形成金属硅化层205，可降低栅极片电阻，并防止WNX层208中的氮原子和复晶硅层204中的硅原子反应，形成导致阻值升高的SiN；此外，在进行快速回火的过程当中，一部份WNX层208中的氮原子会延着晶粒界面(grain boundary)扩散和金属反应，形成金属氮化物，而与WN形成一阻障层207，成为具高度可靠性的阻障层，可防止复晶硅中的硅原子与上层的钨原子交互扩散，另一方面，一部份WNX层208中的氮原子会延着晶粒界面扩散，而最终散逸于氮气中，留下一钨层209，可使栅极片电阻与接触孔电阻大幅降低。接着，在钨层209上形成一氮化硅层，其厚度约为500~3000埃，可于炉管(furnace)中成长或于腔室(chamber)中以化学气相沉积的方式形成；最后，如图2C所示，再进行平印与蚀刻制程，依光罩上的预设图案在氮化硅层上形成其图案，作为硬遮罩210，接着再进行蚀刻，可得到由介电层202A、复晶硅层204A、金属硅化层205A、阻障层207A与钨层209A所构成的堆叠式栅极结构212。此外，本专利技术也提供另一制造方法，步骤包括相继于半导体基底300上形成一介电层302、一复晶硅层304、一金属层306、一WNX层308以及一氮化硅层310，如图3A所示；其中，介电层302可为SiO2、SiNX、Si3N4、SiON、TaO2或TaON。复晶硅层304的厚度约为500~2000埃(angstrom)，可用化学气相沉积(chemical vapor deopstion，CVD)的方式形成；金属层306是选自钛(Titanium)、钴(Cobalt)、镍(Nickel)、铂(Platinum)、钨(Tungsten)、钽(Tantalum)、钼(Molybdenum)、铪(Hafnium)与铌(Niobium)其中之一，其厚度约为5~30埃，可用化学气相沉积或物理气相沉积(PVD)的方式形成WNX层308的厚度约为200~600埃，可用物理气相沉积或溅镀(sput本文档来自技高网...

【技术保护点】

【技术特征摘要】

【专利技术属性】
技术研发人员：何慈恩，吴昌荣，
申请(专利权)人：南亚科技股份有限公司，
类型：发明
国别省市：