一种集成电路的制作方法及结构技术

本申请是为一种集成电路的制作方法及结构，其使用一次多晶硅层的沉积及蚀刻即可同时形成渠沟式元件的栅极及平面式元件的多晶硅层。本申请的方法及结构克服了栅极氧化物层漏电的问题，并且有效提升耐压、降低生产成本及提升良率。本申请于功率元件的技术领域中具有突出的技术特征。（*该技术在2024年保护过期，可自由使用*）

【技术实现步骤摘要】

本申请是为一种集成电路的制作方法及结构，特别是一种同时制造渠沟式元件和平面式元件的方法及所获得的结构。
技术介绍
功率元件金氧半场效电晶体(MOSFET、MOS)具有高输入阻抗(inputimpedance)，因此特别容易受到静电放电脉冲(ESD pulse)的损害。另外，现今的集成电路制程中为了可获得具有较低起始电压(Vt)的MOS，其栅极氧化物层(gate oxide)的厚度多需变的较薄，在这样的需求下，只要在制程中使用15-20V左右的电压，那么栅极氧化物层就容易受到伤害，进而造成漏电等情形。因此，在功率元件MOS的应用上，加上一静电放电(ESD)防护电路是必要的。既有的技术中，在集成电路的制作中，常是先制造功率元件MOS后，才加上一ESD防护电路。以NMOS为例，在传统渠沟式双扩散电晶体(trench-DMOS)的制作上，首先于具有渠沟的多晶硅半导体材质表面上形成氧化物层，在氧化物层形成之后，以一层具有掺杂的多晶硅层(dopedpolysilicon)填满渠沟，接着蚀刻露出渠沟表面的多晶硅层以形成功率元件MOS的栅极。在完成MOS栅极的制造后，进行第二次的多晶硅层沉积，即本文档来自技高网...

【技术保护点】
一种集成电路的制作方法，其是包括：（ａ）在一具有渠沟的半导体材质上形成一第一氧化物层；（ｂ）形成一多晶硅层于该第一氧化物层之上，其中该多晶硅层区分为一渠沟区域的多晶硅层及一平面区域的多晶硅层；以及（ｃ）蚀刻部分该多晶 硅层，以同时形成一渠沟式元件的一栅极及一平面式元件的一多晶硅层。

【技术特征摘要】
1.一种集成电路的制作方法，其是包括(a)在一具有渠沟的半导体材质上形成一第一氧化物层；(b)形成一多晶硅层于该第一氧化物层之上，其中该多晶硅层区分为一渠沟区域的多晶硅层及一平面区域的多晶硅层；以及(c)蚀刻部分该多晶硅层，以同时形成一渠沟式元件的一栅极及一平面式元件的一多晶硅层。2.如权利要求1所述的方法，其中(c)蚀刻部分该多晶硅层之前，更包括植入一第一掺质于该渠沟区域的多晶硅层；以及利用一掩膜层覆盖该平面区域的多晶硅层。3.如权利要求2所述的方法，其中(c)蚀刻部分该多晶硅层之后，更包括移除该掩膜层；以及定义该平面式元件的该多晶硅层。4.如权利要求2所述的方法，其中是利用一离子植入的方式植入该第一掺质，而该离子植入的方式是藉由高温扩散来趋入。5.如权利要求2或3所述的方法，其...

【专利技术属性】
技术研发人员：谢兴煌，张建平，曾茂松，袁天民，
申请(专利权)人：台湾茂矽电子股份有限公司，
类型：发明
国别省市：71[中国|台湾]