半导体装置及半导体装置的制造方法制造方法及图纸

一种半导体装置，在使侧面露出地布图的第１半导体层（３）上，选择外延生长形成第２半导体层（５），对第２半导体层（５）的表面进行热氧化，从而在第２半导体层（５）的表面形成栅极绝缘膜（６）后，介有第２半导体层（５）的侧壁地在绝缘层（２）上形成跨越第２半导体层（５）之上地配置的栅电极（７），从而使第２半导体层（５）的侧壁具有沟道。一面抑制沟道区域的损伤，一面使半导体层的侧壁具有沟道。

【技术实现步骤摘要】

本专利技术涉及，特别是在半导体层的侧壁上具有沟道的场效应晶体管中应用的技术。
技术介绍
在现有技术的半导体装置中，在Si基板上形成Si的翅片结构，沿着翅片的侧壁配置栅电极，从而一面确保电流驱动能力，一面提高晶体管的集成度的方法，已经公诸于众(非专利文献1)。非专利文献1Eextended Abstract Of the 2003 International ConferenceOn Solid State Devices and Materials，Tokyo，2003，pp.280-281可是，在现有技术的翅片型晶体管中，采用以抗蚀剂图案为掩模的干蚀刻，形成成为沟道区域的翅片结构。因此，干蚀刻时的损伤，使沟道区域产生缺陷，导致界面能级的增加及迁移率的劣化，所以存在着场效应晶体管的电特性劣化的问题。
技术实现思路
因此，本专利技术的目的，在于提供一面抑制沟道区域的损伤，一面在半导体层的侧壁上具有多个沟道的。为了解决上述课题，本专利技术的一种实施方式涉及的半导体装置，其特征在于，具备在第1半导体层的侧面上外延生长成膜的第2半导体层；在所述第2半导体层的成膜面上配置的栅电极；在所述第2半导体层上形成，配置在所述栅电极的一侧的源极层；在所述第2半导体层上形成，配置在所述栅电极的另一侧的漏极层。这样，可以将外延生长成膜的第2半导体层配置在第1半导体层的侧面上，而且能够使不存在干蚀刻造成的损伤的第2半导体层的成膜面上具有沟道。因此，即使沿着第1半导体层的侧面形成沟道时，也能防止在沟道区域产生缺陷，所以能够抑制沟道区域中的界面能级的增加及迁移率的劣化。其结果，可以在确保电流驱动能力的基础上，提高晶体管的集成度，获得稳定而优异的电特性。另外，本专利技术的一种实施方式涉及的半导体装置，其特征在于所述第1半导体层，是单结晶SiXGeYC1-X-Y；所述第2半导体层，是单结晶Si。这样，可以取得第1半导体层及第2半导体层之间的晶格整合，能够在第1半导体层上形结晶质量良好的第2半导体层。另外，本专利技术的一种实施方式涉及的半导体装置，其特征在于所述第1半导体层，是被松弛的单结晶SiXGe1-X或单结晶SiXGeYC1-X-Y；所述第2半导体层，是变形单结晶Si。这样，在第1半导体层上形成第2半导体层，可以使第2半导体层具有变形，能够一边抑制制造工序的复杂化，一边提高晶体管的迁移率。另外，本专利技术的一种实施方式涉及的半导体装置，其特征在于，具备在绝缘层的侧面配置，外延生长成膜的半导体层；在所述半导体层的成膜面上形成的栅电极；在所述半导体层上形成，配置在所述栅电极的一侧的源极层；在第2半导体层上形成，配置在所述栅电极的另一侧的漏极层。这样，可以不使用SOI(Silicon On Insulator)基板地在绝缘层的侧面配置外延生长成膜的半导体层的同时，使没有干蚀刻导致的损伤的半导体层的层膜面上具有沟道。另外，如果在绝缘膜的侧面配置的半导体层的成膜面上具有多个沟道，就能够提高电流驱动能力。因此可以在确保电流驱动能力的基础上，提高SOI晶体管的集成度，降低成本，获得稳定而优异的电特性。另外，本专利技术的一种实施方式涉及的半导体装置的制造方法，其特征在于，具备在绝缘体上形成的第1半导体层上布图，从而使所述第1半导体层的侧面露出的工序；在所述第1半导体层的侧面外延生长第2半导体层的成膜工序；在所述第2半导体层的成膜面上，形成栅电极的工序；在所述第2半导体层上，形成配置在所述栅电极的一侧的源极层及配置在所述栅电极的另一侧的漏极层工序。这样，可以将外延生长成膜的第2半导体层配置在第1半导体层的侧面上，而且能够使不存在干蚀刻造成的损伤的第2半导体层的成膜面上具有沟道。因此，可以在确保电流驱动能力的基础上，提高晶体管的集成度，获得稳定而优异的电特性。另外，本专利技术的一种实施方式涉及的半导体装置的制造方法，其特征在于，包括使在绝缘体上形成的第1半导体层松弛的工序；在所述第1半导体层上布图，从而使所述第1半导体层的侧面露出的工序；在所述被松弛的第1半导体层的侧面，外延生长第2半导体层的成膜工序；在所述第2半导体层的成膜面上，形成栅电极的工序；在所述第2半导体层上，形成配置在所述栅电极的一侧的源极层及配置在所述栅电极的另一侧的漏极层工序。这样，可以一边使第2半导体层变形，一边将外延生长成膜的第2半导体层配置在第1半导体层的侧面上，而且能够使不存在干蚀刻造成的损伤的第2半导体层的成膜面上具有沟道。因此，可以在确保电流驱动能力的基础上，提高晶体管的集成度，获得稳定而优异的电特性。另外，本专利技术的一种实施方式涉及的半导体装置的制造方法，其特征在于，还包括将在第1半导体基板上形成的所述绝缘体，和在第2半导体基板上形成的所述第1半导体层贴合在一起的工序；在将所述绝缘体和所述第1半导体层贴合在一起后，除去形成所述第1半导体层的所述第2半导体基板，从而形成在所述绝缘体上形成的第1半导体层的工序。这样，可以介有绝缘体，在第1半导体基板上形成组成和第1半导体基板不同的第1半导体层，对在绝缘体上形成组成的第1半导体层进行热处理后，就使第1半导体层很容易地松弛。因此，在第1半导体层上形成第2半导体层后，可以使第2半导体层变形，能够一边抑制制造工序的复杂化，一边提高晶体管的迁移率。另外，本专利技术的一种实施方式涉及的半导体装置的制造方法，其特征在于，包括在半导体基板上，外延生长形成第1半导体层的工序；有选择地对所述第1半导体层进行蚀刻，从而使所述第1半导体层的侧面露出的工序；在形成所述侧面的第1半导体层上，外延生长形成蚀刻速度比所述第1半导体层小的第2半导体层的工序；用蚀刻速度比所述第1半导体层小的材料构成，在所述半导体基板上形成支承所述第2半导体层的支承体的工序；形成使所述第1半导体层的一部分从所述第2半导体层露出的露出部的工序；介有所述露出部，有选择地蚀刻第1半导体层，从而在所述半导体基板和所述第2半导体层之间，形成除去所述第1半导体层的空洞部的工序；形成埋入所述空洞部内的埋入绝缘层的工序；在配置在所述第1半导体层的侧面上的所述第2半导体层的成膜面上，形成栅电极的工序；在所述第2半导体层上，形成配置在所述栅电极的一侧的源极层及配置在所述栅电极的另一侧的漏极层工序。这样，能够使第2半导体层在第1半导体层的侧面上外延生长，可以将第2半导体层朝垂直方向弯曲，同时还可以确保在第2半导体层和第1半导体层之间进行蚀刻时的选择比。因此，能够一边抑制在第1半导体层的侧面上成膜的第2半导体层受到的蚀刻，一边有选择地蚀刻第1半导体层，能够在朝垂直方向弯曲的第2半导体层之下形成空洞部。进而，在半导体基板上设置支承第2半导体层的支承体后，即使在第2半导体层之下形成空洞部时，也能够防止朝垂直方向弯曲的第2半导体层陷落。进而，能够采用CVD法或热氧化法，用绝缘膜填入第2半导体层之下的该空洞部。因此，可以减少第2半导体层产生的缺陷，能够在绝缘膜上配置朝垂直方向弯曲的第2半导体层，能够不损坏第2半导体层的质量地实现第2半导体层和半导体基板之间的绝缘，同时还能够使沟道区域朝垂直于半导体基板的方向延伸。其结果，可以不使用SOI基板地将半导体层的侧壁具有沟道的晶体管配置在绝缘体上，可以在确保电流驱动能力的基础上，提高SOI晶本文档来自技高网...

【技术保护点】
一种半导体装置，其特征在于，具备：在第１半导体层的侧面外延生长成膜的第２半导体层；在所述第２半导体层的成膜面上配置的栅电极；形成在所述半导体层上，配置在所述栅电极的一侧的源极层；以及形成在所述半导体层上，配置 在所述栅电极的另一侧的漏极层。

【技术特征摘要】
JP 2005-2-28 2005-0546111.一种半导体装置，其特征在于，具备在第1半导体层的侧面外延生长成膜的第2半导体层；在所述第2半导体层的成膜面上配置的栅电极；形成在所述半导体层上，配置在所述栅电极的一侧的源极层；以及形成在所述半导体层上，配置在所述栅电极的另一侧的漏极层。2.如权利要求1所述的半导体装置，其特征在于所述第1半导体层，是单结晶SiXGe1-X或单结晶SiXGeYC1-X-Y；所述第2半导体层，是单结晶Si。3.如权利要求1所述的半导体装置，其特征在于所述第1半导体层，是被松弛的单结晶SiXGe1-X或单结晶SiXGeYC1-X-Y；所述第2半导体层，是变形单结晶Si。4.一种半导体装置，其特征在于，具备配置在绝缘层的侧面，外延生长成膜的半导体层；在所述半导体层的成膜面上形成的栅电极；形成在所述半导体层上，配置在所述栅电极的一侧的源极层；以及形成在所述半导体层上，配置在所述栅电极的另一侧的漏极层。5.一种半导体装置的制造方法，其特征在于，包括通过对形成在绝缘体上的第1半导体层图形化，从而使所述第1半导体层的侧面露出的工序；在所述第1半导体层的侧面通过外延生长而形成膜状的第2半导体层的工序；在所述第2半导体层的成膜面上，形成栅电极的工序；以及在所述第2半导体层上，形成配置在所述栅电极的一侧的源极层及配置在所述栅电极的另一侧的漏极层的工序。6.一种半导体装置的制造方法，其特征在于，包括使形成在绝缘体上的第1半导体层松弛的工序；通过对所述第1半导体层图形化，从而使所述第1半导体层的侧面露出的工序；在所述被松弛的第1半导体层的侧面，通过外延生长而形成膜状的第2半导体层的工序；在所述第2半导体层的成膜面上，形成栅电极的工序；以及在所述第2半导体层上，形成配置在所述栅电极的一侧的源极层及配置在所述栅电极的另一侧的漏极层的工序。7.如权利要求5或6所述的半导体装置的制造方法，其特征在于，还包括将形成在第1半导体基板上的所述绝缘体，与形成在第2半导体基板上的所述第1半导体层贴合在一起的工序；和在将所述绝缘体与所述第1半导体层贴合在一起后，除去形成有所述第1半导体...

【专利技术属性】
技术研发人员：加藤树理，
申请(专利权)人：精工爱普生株式会社，
类型：发明
国别省市：JP[日本]