半导体器件及其制造方法技术

提供了一种具有如下结构的半导体器件；在距ｎ型或ｐ型的半导体衬底表面的一定深度设置高阻抗ｐ型半导体阱区；多个沟槽从阱区表面延伸到某一深度；栅绝缘膜形成在其上形成了沟槽的凹／凸部分表面上；栅电极嵌入在沟槽内。该半导体器件包括：栅电极膜，其设置在与嵌入凹凸部分区域中的沟槽中的栅电极相接触的衬底表面上，除了沟槽两端附近的部分之外；以及为两个低阻抗ｎ型半导体层的源区和漏区，它们位于除了栅电极膜下部的阱区中，位置比阱区深度浅。

【技术实现步骤摘要】

本专利技术涉及一种需要具有高驱动性能的半导体器件。
技术介绍
精细加工技术逐年来充分的应用使得能够在不降低性能的情况下制造小半导体器件。这一趋势也适用于具有高驱动性能的半导体元件。在精细加工技术的最佳应用下，已经实现了每单位面积元件的开态电阻的降低。然而，还有一个事实，由元件的小型化导致的耐压降低，阻碍了驱动性能的进一步提高。为了解决小型化和耐压之间的平衡已提出了具有不同结构的元件。沟槽栅MOS晶体管是具有高耐压和高驱动性能的功率MOSFET的例子，其成为了现在的主流。在具有高耐压和高驱动性能的DMOS晶体管中，沟槽栅MOS晶体管具有最高的集成封装密度。然而，沟槽栅MOS晶体管具有纵向的MOS结构，其中电流在衬底的深度方向流动。晶体管作为元件自身具有极好的性能，但是当与其它IC元件一起集成在芯片上的时候，存在缺点。当考虑到与其它IC一起装配在芯片上的时候，不能忽略传统的横向MOS结构。已提议了横向沟槽栅晶体管作为能够在不降低耐压的情况下降低每单位面积的开态电阻的方法。在这种晶体管中，栅极部分具有包含凸起部分和凹陷部分的结构，以获得更大的栅极宽度(例如，参见JP3405681B)。本文档来自技高网...

【技术保护点】
一种半导体器件，包括：具有高阻抗的第一导电类型的阱区，设置在距半导体衬底表面的给定深度；多个沟槽，从阱区表面延伸到该给定深度的中间；栅绝缘膜，设置在该多个沟槽所形成的凸／凹部分的表面上；栅电极，嵌入到该多个沟槽中；栅电极膜，设置在与嵌入该凸／凹部分中的该多个沟槽中的栅电极相接触的半导体衬底表面上，除了该多个沟槽的两端附近的部分之外；以及每个均具有低阻抗的第二导电类型的源区和漏区，设置在除了栅电极膜下部的阱区内，位置比阱区深度浅。

【技术特征摘要】
JP 2005-4-5 2005-1089781.一种半导体器件，包括具有高阻抗的第一导电类型的阱区，设置在距半导体衬底表面的给定深度；多个沟槽，从阱区表面延伸到该给定深度的中间；栅绝缘膜，设置在该多个沟槽所形成的凸/凹部分的表面上；栅电极，嵌入到该多个沟槽中；栅电极膜，设置在与嵌入该凸/凹部分中的该多个沟槽中的栅电极相接触的半导体衬底表面上，除了该多个沟槽的两端附近的部分之外；以及每个均具有低阻抗的第二导电类型的源区和漏区，设置在除了栅电极膜下部的阱区内，位置比阱区深度浅。2.根据权利要求1的半导体器件，进一步包括DDD结构。3.根据权利要求1的半导体器件，进一步包括LDMOS结构。4.根据权利要求1的半导体器件，其中凸/凹部分的凸...

【专利技术属性】
技术研发人员：理崎智光，
申请(专利权)人：精工电子有限公司，
类型：发明
国别省市：JP[日本]