半导体器件及其制造方法技术

本发明专利技术涉及一种半导体器件的制造方法，所述方法包括如下步骤：在硅衬底的厚栅绝缘膜形成区域中选择性地蚀刻氮化膜和热氧化膜，其中在所述硅衬底上，与氮化膜一起形成热氧化膜，所述氮化膜形成在热氧化膜上，以及其中在所述ＳＴＩ形成区域中形成具有预定深度的沟槽；通过ＣＶＤ方法在沟槽和厚栅绝缘膜形成区域中嵌入ＣＶＤ氧化膜；以及在除了ＳＴＩ形成区域和厚栅绝缘膜形成区域之外的区域中，使用所述氮化膜作为阻挡层通过ＣＭＰ方法对ＣＶＤ氧化膜进行平坦化处理。

【技术实现步骤摘要】

本专利技术涉及一种在浅槽隔离(STI)结构中具有双重栅绝缘膜的半导体器件以及该半导体器件的制造方法。
技术介绍
在STI结构中具有双重栅绝缘膜的半导体器件的常规制造方法中，当形成了STI、具有较大厚度的栅绝缘膜(厚栅绝缘膜)以及具有较小厚度的栅绝缘膜(薄栅绝缘膜)时，是在形成所述STI之后，形成所述薄栅绝缘膜和厚栅绝缘膜的(参见例如，日本专利申请特开第2003-60025号)。制造在STI结构中具有双重栅绝缘膜的半导体器件的相关方法的例子包括如下步骤首先，在硅衬底101上形成热氧化膜102；形成氮化膜103；在形成光致抗蚀剂(未示出)之后，通过使用所述光致抗蚀剂作为掩模，从而在STI形成区域110中对氮化膜103和热氧化膜102进行蚀刻；去除所述光致抗蚀剂；以及通过使用所述氮化膜103作为掩模对所述硅衬底101进行蚀刻，从而形成具有预定深度的沟槽101a(参见图5A)。接着，要作为STI的CVD(化学气相淀积)氧化膜104被淀积在所述衬底上，由此在图5A的沟槽101a中嵌入CVD氧化膜104(参见图5B)。接下来，使用氮化膜103作为阻挡层，通过CMP(化学机械抛光)方法对所述C本文档来自技高网...

【技术保护点】
一种制造半导体器件的方法，包括：在半导体衬底的栅形成区域的周围形成沟槽；在所述沟槽中嵌入绝缘体，以及同时在所述栅形成区域上形成所述绝缘体；通过去除所述绝缘体，在所述沟槽中形成器件隔离区，以及在栅形成区域上形成 栅绝缘膜。

【技术特征摘要】
JP 2005-3-15 JP2005-0733081.一种制造半导体器件的方法，包括在半导体衬底的栅形成区域的周围形成沟槽；在所述沟槽中嵌入绝缘体，以及同时在所述栅形成区域上形成所述绝缘体；通过去除所述绝缘体，在所述沟槽中形成器件隔离区，以及在栅形成区域上形成栅绝缘膜。2.一种制造半导体器件的方法，包括在半导体衬底的第一栅绝缘膜形成区域中，选择性地蚀刻氮化膜和第一热氧化膜，以便在STI形成区域中形成沟槽，其中在所述半导体衬底上与所述氮化膜一起形成所述第一热氧化膜，所述氮化膜形成在所述第一热氧化膜上；通过化学气相淀积(CVD)方法，在所述沟槽和所述第一栅绝缘膜形成区域中形成第二热氧化膜；以及在除了所述STI形成区域和第一栅绝缘膜形成区域之外的区域中，使用所述氮化膜作为阻挡层，通过化学和机械抛光方法(CMP)对第二热氧化膜进行平坦化处理。3.如权利要求2的方法，进一步包括在除了所述STI形成区域和第一栅绝缘膜形成区域之外的区域中，选择性地蚀刻所述氮化膜和第一热氧化膜；以及在除了所述STI形成区域和第一栅绝缘膜形成区域之外的...

【专利技术属性】
技术研发人员：吉田浩泰，
申请(专利权)人：恩益禧电子股份有限公司，
类型：发明
国别省市：JP[日本]