本发明专利技术是有关于一种具内连导线的斜低陷部的半导体元件与在其导电部间建立电性联系的方法，该半导体元件，其具有在金属化过程中用来容纳金属的倾斜金属低陷部（Ｏｂｌｉｑｕｅ Ｒｅｃｅｓｓ）。在一例示中，半导体元件包括形成于导电垫上的介电层，其中导电垫形成于基材之中。蚀刻导电垫，以使导电垫包括有倾斜低陷部，此倾斜低陷部为金属化制程中所沉积的金属的介面。另外，本发明专利技术亦揭露形成半导体元件的此些金属接触和内连线的相关方法，本发明专利技术的倾斜内连线的优点之一是可以在沿着导体间的倾斜介面中采用厚度相对较薄的阻障层。藉此，第二阻障层的厚度会小于现有习知技术的阻障层，因此可增进半导体元件的电性效能与可靠度。
【技术实现步骤摘要】
本专利技术是涉及一种半导体元件，且特别是涉及一种具有改良的金属接触和内连线的半导体元件，以及形成此种金属接触和内连线的相关方法。
技术介绍
半导体元件在制造过程中会经过多道制程，这些制程包括与形成金属接触和内连线相关的金属化制程。此金属化制程牵涉到导线的形成，以在半导体元件的不同导电部建立电性联系(Electrical Communication)。半导体元件有时需要堆叠的内连线或导线间的垂直连结。因而发展出金属镶嵌制程，其中形成复数个开口于半导体元件中，藉以定义出半导体元件的复数个导电部间的通道。接着，一般会蚀刻开口底部的导电部，以形成凹陷部，其提供有助于电性联结的金属接触区。然后，在金属化制程中，如物理气相沉积(Physical Vapor Deposition；PVD)制程、离子化物理气相沉积(ionized-Physical Vapor Deposition；i-PVD)制程、化学气相沉积(Chemical Vapor Deposition；CVD)制程或电镀制程，将金属沉积至开口中。在过去，内连线制程已包括在半导体元件的介电层中形成开口，藉以形成可通至位于介电层下方的导体(例如导电垫(Conductive Pad))的通道。例如如图1是绘示具有设置于基材14中的导电垫12、及约形成于导电垫12和基材14上的介电层16。开口18形成于半导体元件10中，以产生通至位于下方的导电垫12的通道。然后，蚀刻导电垫12，以在导电垫12中形成低陷部20。在现有习知技术的布局中，低陷部20是以对称于Y轴而形成。换句话说，由低陷部20所定义的表面平行于介电层16的顶表面22。接着，使用金属化方法来沉积金属至开口中，藉以内连接半导体元件10的复数个导电部。目前已发现使用上述技术会造成沉积金属在由开口18与低陷部20所定义的半导体元件表面上具有不良的覆盖效果。请参阅图2所示，由于其金属实质形成于开口18的底部和低陷部20的上方，现有习知的金属化方法会造成所沉积的金属24对开口18的侧壁26提供不良的覆盖效果。不平衡的金属覆盖效果会导致不良的导电效果，因而导致半导体元件10的效能与可靠度不良。再者，在较小尺寸的半导体元件中，例如小于0.1μm，对称的低陷部会遭受到高电阻问题，因而降低电路速率。由此可见，上述现有的半导体元件在制造方法与使用上，显然仍存在有不便与缺陷，而亟待加以进一步改进。为了解决半导体元件在制造方法存在的问题，相关厂商莫不费尽心思来谋求解决之道，但长久以来一直未见适用的设计被发展完成，而一般产品又没有适切的结构能够解决上述问题，此显然是相关业者急欲解决的问题。因此如何能创设一种新的半导体元件在制造方法，便成了当前业界极需改进的目标。有鉴于上述现有的半导体元件制造方法存在的缺陷，本专利技术人基于从事此类产品设计制造多年丰富的实务经验及专业知识，并配合学理的运用，积极加以研究创新，以期创设一种新的具内连导线的斜低陷部的半导体元件与在其导电部间建立电性联系的方法，能够改进一般现有的半导体元件在制造方法，使其更具有实用性。经过不断的研究、设计，并经反复试作样品及改进后，终于创设出确具实用价值的本专利技术。
技术实现思路
本专利技术的主要目的在于，克服现有的半导体元件制造方法存在的缺陷，而提供一种新型结构的具内连导线的斜低陷部的半导体元件，所要解决的技术问题是使其提供一种改良的半导体元件的内连线，以及形成有助于半导体元件的复数个导电部间的电性连结的金属接触的方法，从而更加适于实用。本专利技术的目的及解决其技术问题是采用以下技术方案来实现的。依据本专利技术提出的一种半导体元件，包括一第一导电部；一介电层，形成于该第一导电部之上，该介电层是由具有实质小于3.4的介电系数的一介电材质所形成，该介电层与该第一导电部具有一开口定义于其中，藉以使在该第一导电部内的该开口定义出一低陷表面，其中该低陷表面相对于该介电层的一上表面呈现倾斜状态；以及一第二导电部，至少有部分地沉积于该开口中，并与该第一导电部相接触，藉以在该第一导电部与该第二导电部之间建立电性联系。本专利技术的目的及解决其技术问题还可采用以下技术措施进一步实现。前述的具内连导线的斜低陷部的半导体元件，其中所述的低陷表面是一实质平坦表面，该实质平坦表面是以相对于该介电层的该上表面的一角度延伸出，该角度被定义为θ，其中1°＜θ＜46°。前述的具内连导线的斜低陷部的半导体元件，其中所述的低陷表面呈实质地凹面。前述的具内连导线的斜低陷部的半导体元件，其中所述的第一导电部实质由铜所构成。前述的具内连导线的斜低陷部的半导体元件，其中所述的第二导电部份实质由铜所形成。前述的具内连导线的斜低陷部的半导体元件，其中所述的介电层包括碳掺杂氧化硅。前述的具内连导线的斜低陷部的半导体元件，其中所述的介电层包括氟掺杂氧化硅。前述的具内连导线的斜低陷部的半导体元件，其中所述的开口通过一单层金属镶嵌制程或一双层金属镶嵌制程所形成。本专利技术的目的及解决其技术问题还采用以下技术方案来实现。依据本专利技术提出的一种半导体元件，包括一第一导电部，具有一低陷部形成于其中，该低陷部定义出一低陷表面；一介电层，形成于该第一导电部份之上，该介电层具有一开口形成于其中，该开口延伸穿过该介电层以形成通至该第一导电部份的该低陷部的一通道，藉以使该低陷表面相对于该介电层的一上表面是呈现倾斜状态；一阻障层，至少沿着该开口以及该低陷表面所定义的复数个侧壁沉积，其中该阻障层位于该些侧壁的一下半部的厚度大于该阻障层位于该低陷表面上的厚度；以及一第二导电部，至少部分地沉积于该开口中，并与该阻障层位于该第一导电部的上方的部分相接触，藉以在该第一导电部与该第二导电部之间建立电性联系。本专利技术的目的及解决其技术问题还可采用以下技术措施进一步实现。前述的具内连导线的斜低陷部的半导体元件，其中所述的低陷表面是一实质平坦表面，该实质平坦表面相对于该介电层的该上表面以一角度作延伸，该角度可定义为θ，其中1°≤θ≤46°。前述的具内连导线的斜低陷部的半导体元件，其中所述的低陷表面是呈实质地凹面。前述的具内连导线的斜低陷部的半导体元件，其中所述的低陷表面是呈实质地凸面。前述的具内连导线的斜低陷部的半导体元件，其中所述的阻障层是由氮化钽所形成，并通过物理气相沉积、化学气相沉积或原子层化学气相沉积的方式来沉积。本专利技术的目的及解决其技术问题另外还采用以下技术方案来实现。依据本专利技术提出的一种在半导体元件的导电部间建立电性联系的方法，包括形成一第一导电部；形成一介电层位于该第一导电部之上，其中形成该介电层的材质具有实质小于3.4的介电系数，并使该介电层与该第一导电部具有一开口定义于其中，且使位于该第一导电部内的该开口定义出一低陷表面，其中该低陷表面相对于该介电层的一上表面是呈现倾斜状态；以及形成一第二导电部，使该第二导电部至少有部分沉积于该开口中，并与该第一导电部相接触，藉以在该第一导电部与该第二导电部之间建立电性联系。本专利技术与现有技术相比具有明显的优点和有益效果。由以上技术方案可知，本专利技术的主要
技术实现思路
如下 为了达到上述目的，本专利技术提供了一种具内连导线的斜低陷部的半导体元件与在其导电部间建立电性联系的方法，本专利技术是有关于一种改良的半导体元件的内连线，以及形成有助于半导体元本文档来自技高网...
【技术保护点】
一种半导体元件，其特征在于其包括：一第一导电部；一介电层，形成于该第一导电部之上，该介电层是由具有实质小于３．４的介电系数的一介电材质所形成，该介电层与该第一导电部具有一开口定义于其中，藉以使在该第一导电部内的该开口定义出一 低陷表面，其中该低陷表面相对于该介电层的一上表面呈现倾斜状态；以及一第二导电部，至少有部分地沉积于该开口中，并与该第一导电部相接触，藉以在该第一导电部与该第二导电部之间建立电性联系。
【技术特征摘要】
US 2005-5-2 10/908,2041.一种半导体元件，其特征在于其包括一第一导电部；一介电层，形成于该第一导电部之上，该介电层是由具有实质小于3.4的介电系数的一介电材质所形成，该介电层与该第一导电部具有一开口定义于其中，藉以使在该第一导电部内的该开口定义出一低陷表面，其中该低陷表面相对于该介电层的一上表面呈现倾斜状态；以及一第二导电部，至少有部分地沉积于该开口中，并与该第一导电部相接触，藉以在该第一导电部与该第二导电部之间建立电性联系。2.根据权利要求1所述的半导体元件，其特征在于其中所述的低陷表面是一实质平坦表面，该实质平坦表面是以相对于该介电层的该上表面的一角度延伸出，该角度被定义为θ，其中1°＜θ＜46°。3.根据权利要求1所述的半导体元件，其特征在于其中所述的低陷表面呈实质地凹面。4.根据权利要求1所述的半导体元件，其特征在于其中所述的第一导电部实质由铜所构成。5.根据权利要求1所述的半导体元件，其特征在于其中所述的第二导电部份实质由铜所形成。6.根据权利要求1所述的半导体元件，其特征在于其中所述的介电层包括碳掺杂氧化硅。7.根据权利要求1所述的半导体元件，其特征在于其中所述的介电层包括氟掺杂氧化硅。8.根据权利要求1所述的半导体元件，其特征在于其中所述的开口通过一单层金属镶嵌制程或一双层金属镶嵌制程所形成。9.一种半导体元件，其特征在于其包括一第一导电部，具有一低陷部形成于其中，该低陷部定义出一低陷表面；一介电层，形成于该第一导电部份之上，该介电层具有一开口形成于其...
【专利技术属性】
技术研发人员：余振华，黄震麟，眭晓林，谢静华，潘兴强，李显铭，傅学弘，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：71[中国|台湾]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。