一种电感版图结构制造技术

本发明专利技术公开了一种提高电感品质因子的版图结构，它采用常规的ＣＭＯＳ工艺，可以减少由于衬底感应电流给电感带来的磁通量损失，提高电感Ｑ值，该结构是在电感版图中的衬底和金属层之间增加衬底屏蔽层，所述衬底屏蔽层采用由互补方向连接的十字型封闭对称线结构，所述的十字型封闭对称线在屏蔽层中心互连，十字型封闭对称线中心以及屏蔽层四角端点分别接地。

【技术实现步骤摘要】

本专利技术涉及一种电感的版图结构，尤其涉及一种能够提高电感品质因子的版图结构。
技术介绍
电感是应用于高频电子电路中的重要的无源元件，电感的品质因子(就是Q值，Q值越大越好)描述了实际电感的能量损耗的程度(理想电感是不损耗能量的)。在实际条件下，流经电感金属线的电流产生的磁通量变化会在衬底上感应出镜象电流；而由镜像电流形成的磁通变化，会抵消电感本身部分磁通量，造成实际电感值和Q值下降，如图1所示。为了解决这一问题，当前的主要技术是改变衬底的材料特性和结构，增加衬底屏蔽，多层和差分电感结构，采用微电子制造加工MEMS方法加工电感等等，这些方法各有特点。改变衬底的材料和结构特性可以减少磁通损耗，而且也减小电感寄生电容，使得电感Q值提高，电感谐振频率也会提高，但其用到了非常规CMOS工艺方法。多层和差分电感结构也能提高电感磁通量，获得较大的电感值，是采用普通工艺，但其电感模型较为复杂。采用MEMS加工方法可以获得各种形状和三维电感，电感参数有很大提高，但其制造方法复杂，成本高。增加衬底屏蔽是被广泛应用的提高电感Q值方法，不需要特殊工艺，但其提高Q值的程度根据屏蔽方式而不同。如图2所示，是目前比较典型的图案化衬底屏蔽结构。
技术实现思路
本专利技术所要解决的技术问题是提供一种提高电感品质因子的版图结构，它采用常规的CMOS工艺，可以减少由于衬底感应电流给电感带来的磁通量损失，提高电感Q值。为了解决以上技术问题，本专利技术提供了一种提高电感品质因子的版图结构，在电感版图中的衬底和金属层之间增加衬底屏蔽层，所述衬底屏蔽层采用十字型封闭对称线结构。所述的所述的十字型封闭对称线采用多晶硅材料。由于本专利技术采用了一种互补电流方向十字型封闭对称线组成的衬底屏蔽结构，可以减少衬底镜像电流的产生，更重要的是螺旋线结构的互补流动的电流使得衬底镜像电流磁通变化相互抵消，从而消除衬底镜像电流的磁通量对电感Q值的影响，从而提高电感的Q值。附图说明下面结合附图和具体实施方式对本专利技术做进一步阐述。图1是衬底镜像电流对电感磁通变化的示意图；图2是现有图案化衬底屏蔽结构示意图；图3是本专利技术的由互补方向连接的十字型封闭对称线结构衬底示意图； 图4是本专利技术电感版图示意图；图5是本专利技术美国捷智公司JAZZ 0.25微米射频工艺下的5纳亨(nH)电感，工作频率3.5吉赫兹(GHz)的电感模型；图6是图5电感模型在有本专利技术衬底屏蔽时的仿真电路；图7是图5电感模型在有本专利技术衬底屏蔽时和镜像电流时的仿真电路；图8是在有本专利技术衬底屏蔽和没有本专利技术衬底屏蔽时分别对应的史密斯圆图表。具体实施例方式如图3、4所示，它是本专利技术由互补方向连接的十字型封闭对称线结构衬底示意图以及带有该衬底的电感版图，其中箭头代表电流流向。采用美国捷智公司JAZZ 0.25um CMOS射频工艺，工作电压2.5V，具体版图和参数项如下在电感的衬底和电感金属线之间加入正方形屏蔽层，该屏蔽层由聚乙烯(Poly)多晶硅的十字型封闭对称线构成，该十字型封闭对称线在该屏蔽层正方形中心处以及四周端点处接地。电感金属线可以采用金属(Metal)4层，线宽3微米，间距4微米；衬底屏蔽的双螺旋线采用Poly多晶硅，线宽3.5微米，线间距1微米。下面结合进行电路分析和模拟结果分析。首先，利用CadenceSpectre射频工具对所设计的电感版图进行了仿真，仿真对象是美国捷智公司JAZZ 0.25微米射频工艺下的5纳亨(nH)电感，工作频率3.5吉赫兹(GHz)，电感模型如图5所示。在电感模型中，L为理想电感，RS为电感内阻损耗CP为电感并联电容，RP电感并联电阻，Cox为电感与衬底间电容，R1为衬底损耗，C1为衬底电容。其中L、Rs、Cp、Rp、Cox、R1、C1，分别为4.99纳亨、8.9欧姆、18fF、2.9千欧、24fF、160欧姆、70fF。首先，我们仿真了由于衬底镜像电流产生的互感效应对电感Q值的影响，仿真电路如图6所示。然后，我们对加入了双螺旋线屏蔽衬底层，减小了镜像电流所产生的互感影响后的电感进行仿真。仿真电路如图7所示。通过仿真，获得以史密斯圆图表示的电感等效阻抗Z0，然后，通过转换计算公式(1)(2)，获得对应的电感L和Q值。Q=Image(Z0)Real(Z0)---(1)]]>L=Image(Z0)2πf---(2)]]>其中，f为工作频率，Image(X0)为Z0的虚部，Real(Z0)为Z0的实部。图8是在有本专利技术衬底屏蔽和没有本专利技术衬底屏蔽时分别对应的史密斯圆图表，其中，曲线1为存在镜像电流互感效应时电感等效负载阻抗曲线，曲线2为消除镜像电流互感效应后电感等效负载阻抗曲线。表1是在上述条件下消除镜像电流和存在镜像电流时分别对应的互感效应的电感参数。表1. 从图8和表1可以看出，采用本专利技术衬底屏蔽抑制了镜像电流对电感的互感效应后，在1-5GHz频率范围，电感的负载阻抗和Q值均有不同程度的增大，尤其在2.5GHz时，电感Q值从3.88增大到4.27，提高了11％。本文档来自技高网...

【技术保护点】
一种提高电感品质因子的版图结构，在电感版图中的衬底和金属层之间增加衬底屏蔽层，其特征在于：所述衬底屏蔽层采用十字型封闭对称线结构。

【技术特征摘要】
1.一种提高电感品质因子的版图结构，在电感版图中的衬底和金属层之间增加衬底屏蔽层，其特征在于所述衬底屏蔽层采用十字型封闭对称线结构。2.如权利要求1所述的提高电感品质因子的版图结构，其特征在于，所述的十字型封闭对称线采用多晶硅材料。3.如权利要...

【专利技术属性】
技术研发人员：晏颖，
申请(专利权)人：上海华虹NEC电子有限公司，
类型：发明
国别省市：31[中国|上海]