一种低干扰电感结构制造技术

本发明专利技术提供了一种低干扰电感结构，包括：衬底；在所述衬底上表面的沟槽隔离结构，所述沟槽隔离结构的顶面高于所述衬底的上表面；位于所述沟槽隔离结构底部的第一电感结构，所述第一电感结构包括第一中间电极、第一边缘电极、第一电感图案、连接所述第一中间电极与所述第一电感图案的第一导电通孔以及连接所述第一边缘电极与所述第一电感图案的第一斜面连接层；其中，所述第一边缘电极位于所述衬底的上表面，所述第一中间电极位于所述衬底的下表面，所述第一导电通孔贯穿所述沟槽隔离结构的底部与所述衬底的下表面。

Low inductance inductance structure

The invention provides a low interference inductance structure includes a substrate; a trench isolation structure on the surface of the substrate, on the surface of the top surface of the trench isolation structure is higher than that of the substrate; the first inductor structure is arranged at the bottom of the trench isolation structure, the first inclined plane of the first electric conductive first sense the pore structure includes a first electrode, the intermediate electrode, the first edge of the first inductor design, connecting the first intermediate electrode and the first inductance pattern and connected with the first edge electrode and the first inductance pattern connecting layer; wherein, the first electrode is positioned on the edge of the surface of the substrate, the first intermediate the electrode surface is positioned on the substrate, under the surface of the first conductive vias through the bottom of the trench isolation structure with the substrate.

【技术实现步骤摘要】
一种低干扰电感结构
本专利技术涉及一种半导体器件，尤指涉及一种低干扰电感结构。
技术介绍
常规的电感结构的形成方法，包括：提供一衬底；在所述衬底表面热氧化一层氧化硅；在所述氧化硅，在氧化硅上形成一层铜层；刻蚀所述铜层，形成电感图案，然后进行引出电极。该方法形成的电感结构，首先，不利于阻断其电磁干扰，会影响其他器件的正常工作；其次，电感结构占用的衬底表面积较大，不利于高密度化的器件集成，且多个平行的电感结构间的电磁干扰较大，容易互相串扰。
技术实现思路
基于解决上述问题，本专利技术提供了一种低干扰电感结构，包括：衬底；在所述衬底上表面的沟槽隔离结构，所述沟槽隔离结构的顶面高于所述衬底的上表面；位于所述沟槽隔离结构底部的第一电感结构，所述第一电感结构包括第一中间电极、第一边缘电极、第一电感图案、连接所述第一中间电极与所述第一电感图案的第一导电通孔以及连接所述第一边缘电极与所述第一电感图案的第一斜面连接层；其中，所述第一边缘电极位于所述衬底的上表面，所述第一中间电极位于所述衬底的下表面，所述第一导电通孔贯穿所述沟槽隔离结构的底部与所述衬底的下表面。根据本专利技术的实施例，所述第一电感图案为通过刻蚀形成的铜线圈图案。根据本专利技术的实施例，在所述沟槽隔离结构底部与侧面还具有一层绝缘层。根据本专利技术的实施例，所述绝缘层为氮化硅或氧化硅。根据本专利技术的实施例，所沟槽隔离结构包括填充的隔离材料，优选为二氧化硅。根据本专利技术的实施例，还包括在所述沟槽隔离结构中的第二电感结构。根据本专利技术的实施例，所述第二电感结构包括第二中间电极、第二边缘电极、第二电感图案、连接所述第二中间电极与所述第二电感图案的第二导电通孔以及连接所述第二边缘电极与所述第二电感图案的第二斜面连接层；其中，所述第二边缘电极位于所述沟槽隔离结构的上表面，所述第二中间电极位于所述沟槽隔离结构的上表面，所述第二导电通孔贯穿所述沟槽隔离结构的一部分并从所述沟槽隔离结构的上表面露出。根据本专利技术的实施例，所述第一电感图案位于所述沟槽隔离结构的深度大于所述第二电感图案位于所述沟槽隔离结构的深度。本专利技术的技术方案，利用沟槽隔离结构中设置电感结构，节省衬底表面的占用面积，且利用沟槽隔离结构的隔离材料进行多个熔丝结构的互相隔离，简单易行；此外，两个电感结构形成于隔离结构中，减少其相互干扰，也能够有效地避免其对其他器件的干扰。附图说明图1为本专利技术低干扰电感结构的剖面图；图2为本专利技术低干扰电感结构的俯视图。具体实施方式参见图1和2，本专利技术提供了一种低干扰电感结构，包括：衬底1；在所述衬底1上表面的沟槽隔离结构2，所述沟槽隔离结构2的顶面高于所述衬底1的上表面；位于所述沟槽隔离结构2底部的第一电感结构，所述第一电感结构包括第一中间电极9a、第一边缘电极7a、第一电感图案5a、连接所述第一中间电极9a与所述第一电感图案5a的第一导电通孔8a以及连接所述第一边缘电极7a与所述第一电感图案5a的第一斜面连接层6a；其中，所述第一边缘电极7a位于所述衬底1的上表面，所述第一中间电极9a位于所述衬底1的下表面，所述第一导电通孔8a贯穿所述沟槽隔离结构2的底部与所述衬底1的下表面。其中，所述第一电感图案5a为通过刻蚀形成的铜线圈图案。在所述沟槽隔离结构2底部与侧面还具有一层绝缘层3，所述绝缘层3为氮化硅或氧化硅。所沟槽隔离结构2包括填充的隔离材料，优选为二氧化硅。此外，在第一电感结构的上方位置还包括在所述沟槽隔离结构2中的第二电感结构。例如，可以在沟槽隔离结构2中形成凹槽4，在其底部及侧面形成所述第二电感结构。所述第二电感结构包括第二中间电极9b、第二边缘电极7b、第二电感图案5b、连接所述第二中间电极9b与所述第二电感图案5b的第二导电通孔8b以及连接所述第二边缘电极7b与所述第二电感图案5b的第二斜面连接层6b；其中，所述第二边缘电极7b位于所述沟槽隔离结构2的上表面，所述第二中间电极9b位于所述沟槽隔离结构2的上表面，所述第二导电通孔8b贯穿所述沟槽隔离结构2的一部分（凹槽4的深度）并从所述沟槽隔离结构2的上表面露出。其中，所述第一电感图案5a位于所述沟槽隔离结构2的深度大于所述第二电感图案5b位于所述沟槽隔离结构2的深度。最后应说明的是：显然，上述实施例仅仅是为清楚地说明本专利技术所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引申出的显而易见的变化或变动仍处于本专利技术的保护范围之中。本文档来自技高网...

【技术保护点】
一种低干扰电感结构，包括：衬底；在所述衬底上表面的沟槽隔离结构，所述沟槽隔离结构的顶面高于所述衬底的上表面；位于所述沟槽隔离结构底部的第一电感结构，所述第一电感结构包括第一中间电极、第一边缘电极、第一电感图案、连接所述第一中间电极与所述第一电感图案的第一导电通孔以及连接所述第一边缘电极与所述第一电感图案的第一斜面连接层；其中，所述第一边缘电极位于所述衬底的上表面，所述第一中间电极位于所述衬底的下表面，所述第一导电通孔贯穿所述沟槽隔离结构的底部与所述衬底的下表面。

【技术特征摘要】
1.一种低干扰电感结构，包括：衬底；在所述衬底上表面的沟槽隔离结构，所述沟槽隔离结构的顶面高于所述衬底的上表面；位于所述沟槽隔离结构底部的第一电感结构，所述第一电感结构包括第一中间电极、第一边缘电极、第一电感图案、连接所述第一中间电极与所述第一电感图案的第一导电通孔以及连接所述第一边缘电极与所述第一电感图案的第一斜面连接层；其中，所述第一边缘电极位于所述衬底的上表面，所述第一中间电极位于所述衬底的下表面，所述第一导电通孔贯穿所述沟槽隔离结构的底部与所述衬底的下表面。2.根据权利要求1所述的低干扰电感结构，其特征在于，所述第一电感图案为通过刻蚀形成的铜线圈图案。3.根据权利要求1所述的低干扰电感结构，其特征在于，在所述沟槽隔离结构底部与侧面还具有一层绝缘层。4.根据权利要求3所述的低干扰电感结构，其特征在于，所述绝缘层为氮化硅或氧化硅...

【专利技术属性】
技术研发人员：王浩，
申请(专利权)人：南通沃特光电科技有限公司，
类型：发明
国别省市：江苏,32