半导体存储器装置制造方法及图纸

提供了一种半导体存储器装置，包括基底区域；第一和第二隔离区；第一阱区域，其中放置有第一晶体管；第二阱区域，其中放置有第二晶体管，用于输出第一电压以将该第一晶体管置于非导通；以及第三阱区域，其中放置有第三晶体管，用于输出第二电压以将该第一晶体管置于导通。该第二和第三阱区域以及第二隔离区形成在两个第一阱区域之间，该第二隔离区形成在第二阱区域与其中一个第一阱区域之间，并且该第三阱区域形成在第二阱区域与另一个第一阱区域之间。

【技术实现步骤摘要】

本专利技术涉及一种半导体存储器装置，并且更具体地，涉及这样一种半导体存储器装置，其中在隔离阱上形成单元阵列和字驱动器。
技术介绍
半导体存储器装置(下文中被称为存储器)被用作各种设备中的存储器装置。对于用在便携式装置中的存储器来说，非常需要使其表现出低功耗。但是，由于构成存储器的半导体元件的制造工艺逐渐变为更精细的设计规则，因此半导体元件的泄漏电流增加了，并导致了更高的功耗。进一步，泄漏电流的增加使得需要对DRAM(动态随机存取存储器)进行更加频繁的刷新操作以保持存储器，而这进一步增加了功耗。为了降低泄漏电流，将施加给存储器单元的栅极晶体管的背栅极的背栅电压VBB设置为比基底电压(一般为接地电压)更低的电压(即负电压)。日本未审专利公开No.6-37281(下文中称为相关技术1)中披露了一种将背栅电压VBB设置为低于基底电压的方法。图5为根据相关技术1的存储器的电路图。如图5中所示，该相关技术1的存储器100包括字驱动器，用于驱动设置在字驱动器区域111中的存储器单元，以及存储器单元，用于存储设置在单元阵列110中的数据。在字驱动器中，PMOS晶体管P1和NMOS晶体管N1在驱动本文档来自技高网...

【技术保护点】
一种半导体存储器装置，其中包括存储器单元，其用于通过第一晶体管和电容来存储数据，以及字驱动器，其用于通过串联连接的第二晶体管和第三晶体管来控制该第一晶体管，包括：由第一导电类型的半导体形成的基底区域；位于该基底区域的上层中的由第二导电类型的半导体形成的第一隔离区；其中放置有第一晶体管的第一阱区域，其位于该第一隔离区的上层中，由第一导电类型的半导体形成；其中放置有第二晶体管的第二阱区域，其位于该第一隔离区的上层中，由第一导电类型的半导体形成；其中放置有第三晶体管的第三阱区域，其位于该第一隔离区的上层中，由第二导电类型的半导体形成；以及第二隔离区，其位于该第一隔离区的上层中，由第二导电类型的半导体...

【技术特征摘要】
JP 2006-3-17 2006-0753701.一种半导体存储器装置，其中包括存储器单元，其用于通过第一晶体管和电容来存储数据，以及字驱动器，其用于通过串联连接的第二晶体管和第三晶体管来控制该第一晶体管，包括由第一导电类型的半导体形成的基底区域；位于该基底区域的上层中的由第二导电类型的半导体形成的第一隔离区；其中放置有第一晶体管的第一阱区域，其位于该第一隔离区的上层中，由第一导电类型的半导体形成；其中放置有第二晶体管的第二阱区域，其位于该第一隔离区的上层中，由第一导电类型的半导体形成；其中放置有第三晶体管的第三阱区域，其位于该第一隔离区的上层中，由第二导电类型的半导体形成；以及第二隔离区，其位于该第一隔离区的上层中，由第二导电类型的半导体形成，其中该第二阱区域、第三阱区域以及第二隔离区形成在两个第一阱区域之间，该第二隔离区形成在第二阱区域与其中一个第一阱区域之间，并且该第三阱区域形成在第二阱区域与另一个第一阱区域之间。2.根据权利要求1的半导体存储器装置，其中可以与施加给该第一阱区域的电压无关地对施加给该第二阱区域的电压进行控制。3.根据权利要求1的半导体存储器装置，其中施加给该第二阱区域的电压根据温度发生变化。4.根据权利要求1的半导体存储器装置，其中施加给该第一阱区域和第二阱区域的电压高于基底区域的电压，并且低于第一导电类型的半导体和第二导电类型的半导体之间的击穿耐受电压。5.根据权利要求1的半导体存储器装置，进一步包括读出放大器区域，其包括与第一阱区域相邻并与该第一阱区域结合在一起的第四阱区域，用于读取存储在存储器单元中的数据；以及交叉区域，其中形成有用于将控制信号传输...

【专利技术属性】
技术研发人员：高桥弘行，
申请(专利权)人：恩益禧电子股份有限公司，
类型：发明
国别省市：JP[日本]