功率半导体元件制造技术

本发明专利技术公开了一种功率半导体元件，包括：横方向上周期性地形成第１导电型的第１半导体层和第２导电型的第２半导体层的半导体层；以及包含该周期性地形成的半导体层而构成的功率半导体单元；所述第１半导体层的纵方向的杂质量分布和所述第２半导体层的纵方向的杂质量分布有所不同。另外，在述功率半导体单元的主面侧，所述第２半导体层的所述主面侧的面积大于与所述主面相反一面侧的面积，而且，从所述主面侧向与所述主面相反一面侧的纵方向上的杂质浓度的分布是固定的；所述第１半导体层的所述纵方向上的杂质浓度的分布是固定的。（*该技术在2023年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及用于大功率控制的功率半导体元件，特别涉及具有超级结(super junction)结构的功率半导体元件，例如纵式功率MOSFET、SBD和MPS二极管、SIT、JFET、IGBT等。
技术介绍
功率半导体元件之一的纵式功率MOSFET，其导通电阻很大地依赖于传导层(漂移层)部分的电阻。决定上述漂移层的电阻的掺杂浓度对应于基极和漂移层形成的pn结的耐压，超不过界限。因此，在元件耐压和导通电阻上存在权衡(trade off)的关系，改善该权衡对于低消耗功率元件十分重要。该权衡具有由元件材料确定的界限，超过该限制是实现超过现有的功率元件的低导通电阻元件的途径。作为解决该问题的MOSFET的一例，已知在漂移层中嵌入被称为超级结(superjunction)结构的RESURF(リサ-フ)结构。图13A是模式地表示嵌入了RESURF结构的纵式功率MOSFET的结构的剖面图。该MOSFET在n-型漂移层(以下为n-漂移层)3的一个表面上形成n+型漏极层2，在该n+型漏极层2上形成漏电极1。而在所述n-型漂移层3的另一表面上选择性形成多个p型基极层5，在各p型基极层5的表面上选择性地形成n+型源极6。然后，通过栅极绝缘膜8形成栅电极9，以覆盖从p型基极层5的n+型源极层6至该p型基极层5、n-漂移层3、相邻的p型基极层5和其n+型源极层6的区域上的表面。为了通过上述栅极绝缘膜8夹置栅电极9，在p型基极层5上，以接合在n+型源极层6的表面上和p型基极层5的表面上那样来形成源电极7。然后，在p型基极层5和漏电极1之间的n-漂移层3中，形成连接到p型基极层5的p型RESURF层4和n-漂移层3成为横方向上交替重复的纵式RESURF结构，通过将该RESURF的间隔(元件宽度)变窄，可增加n-漂移层3的杂质浓度，降低导通电阻。图13B表示图13A中纵式功率MOSFET的有关n-漂移层3和pRESURF层4的杂质的纵方向上的分布。n-漂移层3和pRESURF层4的杂质浓度相同，在各个纵方向上有固定的分布。在制造上述那样的MOSFET时，关键点在于设计超级结结构，n-漂移层3和pRESURF层4的杂质浓度成为确定耐压和导通电阻的关键点。在原理上，通过使n-漂移层3和pRESURF层4各自的杂质量相等，从而等价于杂质浓度为零，可获得高耐压。因此，可照样保持耐压而使n-漂移层3的杂质浓度高于现有的MOSFET的n-漂移层浓度，可实现超过材料限制的低导通电阻。但是，在进行制造时，因工序的偏差，难以使n-漂移层3和p型RESURF层4各自的杂质量完全相等，因而耐压恶化。因此，在进行元件设计时，需要考虑制造上的工序偏差造成的耐压恶化。这种情况下，为了降低导通电阻，提高n-漂移层3的杂质浓度是有效的，而相对于耐压的工艺余量取决于n-漂移层3和p型RESURF层4的杂质量之差(不平衡量)。即，即使提高n-漂移层3的杂质浓度，也没有改变获得工艺余量的不平衡量。因此，如果提高n-漂移层3的杂质浓度，则容许的不平衡量和n-漂移层3的杂质量之比变小，工艺余量(margin)变小。相反，为了扩大工艺余量，需要降低n-漂移层3的浓度，但会使导通电阻增大。再有，在文献1中，公开了以下半导体器件，可满足需要的耐压，同时可增大容许导通电流，并且可以降低输出电容和导通电阻。该半导体器件在SOI结构的n型半导体层上隔开形成n++型漏区域和p+形阱区域，在p+型阱区域内形成n++型源区域，在n++型漏区域和p+型阱区域之间形成n型漂移区域。而且，n型漂移区域的杂质浓度的浓度分布无论n型半导体层的横方向和纵方向都设定为随着离开n++型漏区域而降低。在文献2中，公开了超级结半导体器件，可以抑制热载流子对绝缘膜的注入，不损害元件有源区域的特性和可靠性。该超结半导体器件配有并列pn结构的漏极漂移部，在p型的隔开区域中，在p型基极层区域的阱底面上形成杂质浓度高的p型的耐压限制区域。在文献3中，公开了以下内容在超级结结构的MOSFET中，规定漂移区域的杂质量。在文献4中，公开了以下内容在多RESURF结构的横式MOSFET中，兼顾低导通电阻和高耐压。在文献5中，公开了以下内容通过在SOI结构的半导体层上横向结构来实现具有耐压高和导通电阻低的超级结结构的功率半导体元件。上述引用文献1、2、3、4、5是(日本)特开2001-244472号公报(图1)、特开2001-313391号公报(图1)、美国专利第6291856号说明书(图3、图4)、特开2000-286417号公报(图1)、R.Ng、外5名“Lateral Unbalanced Super Junction(USJ)/3D-RESURF for HighBreakdown Voltage on SOI”、Proceedings of 2001 internationalSymposium on Power Semiconductor Devices & ICs，Osaka，pp.395-398。上述那样的现有的纵式功率MOSFET有降低导通电阻和要求扩大相对于耐压的杂质量的工艺余量二律相反的关系，在设计时，通过将n-漂移层3的杂质浓度设定为合适的值来处理。
技术实现思路
本专利技术的功率半导体元件，包括横方向上周期性地形成第1导电型的第1半导体层和第2导电型的第2半导体层而构成的半导体层；以及包含该周期性地形成的半导体层而构成的功率半导体单元；其中，在所述功率半导体单元的主面侧，所述第2半导体层的所述主面侧的面积大于与所述主面相反一面侧的面积，而且，从所述主面侧向与所述主面相反一面侧的纵方向上的杂质浓度的分布是固定的；所述第1半导体层的所述纵方向上的杂质浓度的分布是固定的。本专利技术的另一功率半导体元件，包括第1导电型的第1半导体层，具有被电连接的第1主电极，从与所述第1主电极相反一面侧向所述第1主电极侧的纵方向上的杂质浓度的分布是固定的；第2导电型的第2半导体层，形成于所述第1半导体层内，横方向上周期性地配置，与所述第1主电极相反一面侧的面积大于所述第1主电极侧的面积，而且，所述纵方向上的杂质浓度的分布是固定的；第2导电型的第3半导体层，选择性地形成于所述第1半导体层和第2半导体层的表面上；第1导电型的第4半导体层，选择性地形成于所述第3半导体层的表面上；第2主电极，为与所述第3半导体层和所述第4半导体层的表面接合而形成；以及控制电极，在所述第1半导体层、第3半导体层和第4半导体层的表面上，间隔着栅绝缘膜形成。附图说明图1模式地表示本专利技术第1实施方式的纵式功率MOSFET结构的剖面图并表示有关n-漂移层和pRESURF层的杂质浓度的纵方向分布的特性图。图2表示图1所示的MOSFET中的n-漂移层和pRESURF层的杂质量之差(不平衡量)与耐压变化的关系特性图。图3表示相对于图1所示的MOSFET中的pRESURF层的杂质浓度的倾斜分布的梯度变化的最大耐压和耐压下降率的特性图。图4模式地表示图1所示的MOSFET的变形例结构的剖面图和表示有关n-漂移层和pRESURF层的杂质浓度的纵方向分布的特性图。图5模式地表示本专利技术第2实施方式的纵式功率MOSFET结构的剖面图并表示有关n-漂移层和pRES本文档来自技高网...

【技术保护点】
一种功率半导体元件，包括：横方向上周期性地形成第１导电型的第１半导体层和第２导电型的第２半导体层而构成的半导体层；以及包含该周期性地形成的半导体层而构成的功率半导体单元；在所述功率半导体单元的主面侧，所述第２半导体层 的所述主面侧的面积大于与所述主面相反一面侧的面积，而且，从所述主面侧向与所述主面相反一面侧的纵方向上的杂质浓度的分布是固定的；所述第１半导体层的所述纵方向上的杂质浓度的分布是固定的。

【技术特征摘要】
JP 2002-9-25 279463/20021.一种功率半导体元件，包括横方向上周期性地形成第1导电型的第1半导体层和第2导电型的第2半导体层而构成的半导体层；以及包含该周期性地形成的半导体层而构成的功率半导体单元；在所述功率半导体单元的主面侧，所述第2半导体层的所述主面侧的面积大于与所述主面相反一面侧的面积，而且，从所述主面侧向与所述主面相反一面侧的纵方向上的杂质浓度的分布是固定的；所述第1半导体层的所述纵方向上的杂质浓度的分布是固定的。2.如权利要求1所述的功率半导体元件，其中所述第2半导体层的面积从所述主面侧向与所述主面相反一面侧渐渐变小。3.如权利要求1所述的功率半导体元件，其中所述第2半导体层被设置在从所述主面侧向与所述主面相反一面侧形成的沟槽的内部。4.如权利要求3所述的功率半导体元件，其中所述第2半导体层是设置在所述沟槽的内部的埋入外延生长层。5.如权利要求1所述的功率半导体元件，其中所述第2半导体层的与所述主面相反一面侧的杂质量比所述主面侧的杂质量少。6.一种功率半导体元件，包括第1导电型的第1半导体层，具有被电连接的第1主电极，从与所述第1主电极相反一面侧向所述第1主电极侧的纵方向上的杂质浓度的分布是固定的；第2导电型的第2半导体层，形成于所述第1半导体层内，横方向上周期性地配置，与所述第1主电极...

【专利技术属性】
技术研发人员：斋藤涉，大村一郎，木下浩三，
申请(专利权)人：株式会社东芝，
类型：发明
国别省市：JP[日本]