半导体装置的形成方法制造方法及图纸

本发明专利技术提供一种半导体装置的结构与形成方法，其具有浅沟槽隔离结构在绝缘层上覆硅的基底中。其结构包含浅沟槽隔离结构围绕孤岛状的绝缘层上覆硅结构。上述浅沟槽隔离结构包含在上述基底上的第二外延层、与在上述第二外延层上的第二介电层。半导体装置的形成方法包含在基底上形成介电层、与以穿透上述介电层的隔离沟槽围绕上述基底中的装置形成区。上述方法亦包含以第一外延层填入上述沟槽、与在上述装置形成区与上述第一外延层上形成第二外延层。然后以隔离介电质取代一部分的上述第一外延层，然后在上述装置形成区中的上述第二外延层中形成装置例如为晶体管。

【技术实现步骤摘要】

本专利技术有关于，特别关于一种将浅沟槽隔离区形成在绝缘层上覆硅(silicon-on-insulator；SOI)基底的方法与结构。
技术介绍
传统的绝缘层上覆硅互补型金属氧化物半导体(complementarymetal-oxide-semiconductor；CMOS)装置通常具有薄层的硅在绝缘层上，上述绝缘层例如为埋入式的氧化物(buried oxide；BOX)层，上述薄层的硅作为一主动层。主动装置例如金属氧化物半导体晶体管(金属氧化物半导体场效晶体管；metal-oxide-semiconductor field effect transistors；MOSFETs)形成在上述主动层中的主动区中。上述主动区的大小与配置由隔离区例如浅沟槽隔离区所定义。上述埋入式的氧化物用以隔离基底与主动区内的主动装置。与形成在块状基底(bulk substrate)的装置相比，形成在绝缘层上覆硅基底上的装置的特征是可展现较佳的性能。绝缘层上覆硅在减少下列问题的发生方面特别有用，上述问题关于相反的基体效应(reverse bodyeffect)、装置的电路栓锁(latch up)、软错效应(soft-error)的发生率、以及接面电容(junction capacitance)。因此绝缘层上覆硅的技术可达成高速的性能、较高的密接密度(packing density)、与减少电力的消耗。目前有数种技术可用来制造绝缘层上覆硅的基底。其中一种技术称为“氧离子注入隔离”(separation by implantation of oxygen；SIMOX)，将氧注入硅表面下方，并对基底施以退火而在硅层下方形成一埋入式的氧化物层，其注入时间过长且成本高昂。另外，上述绝缘层上覆硅基底暴露在高度的表面损伤与污染的可能性中。第二种技术称为“键合-回蚀式绝缘层上覆硅”(bond-and-etch-back SOI；BESOI)，将经氧化处理的基底以扩散接合的方式连接至未经氧化处理的基底，再对上述经氧化处理的基底的背面进行研磨、抛光、蚀刻的处理，直到形成所需的装置层为止。键合-回蚀式绝缘层上覆硅可以避免注入伤害(implant damage)的发生，其为氧离子注入隔离技术的固有问题。然而，键合-回蚀式绝缘层上覆硅的技术需要耗时的研磨、抛光、蚀刻的处理。另一种技术称为“氢离子注入隔离”(hydrogen implantation and separation)，将氢注入硅中，伴随着热成长氧化物(thermally grown oxide)的形成，而在氧化物底下发生硅基底的脆性化。然后将完成氢离子注入的基底与带有上覆氧化物层的另一硅基底接合。接下来可借由适当的退火程序，在氢离子浓度最高处切割上述接合后的基底。由于上述技术难以形成具有均匀厚度的硅层的绝缘层上覆硅基底，均无法适用于全空乏(fully-depleted)绝缘层上覆硅基底的制造。先进的CMOS装置的制造通常包含在不同的装置之间形成隔离区。例如某些CMOS混合组件(CMOS hybrid)的定位(orientation)方法包含在形成外延硅层之前制造隔离区例如浅沟槽隔离区。此特定的程序会导致以下的问题。各种隔离区与半导体材料的不同的蚀刻速率会使其CMOS装置的工艺复杂化。因此，在绝缘层上覆硅基底上形成浅沟槽隔离区的传统的CMOS工艺，会在蚀刻隔离区时遭遇到合格率不佳的问题。因此，我们需要较佳的制造方法与装置结构来更有效地整合CMOS的隔离结构与绝缘层上覆硅混合定位的技术。
技术实现思路
有鉴于此，本专利技术提供一种，以解决上述现有技术中所遭遇的问题。本专利技术提供一种，包含在基底上形成介电层；图形化该介电层，以在其中形成沟槽；施以外延成长的步骤，使第一外延层成长在该沟槽内，同时避免在该介电层上发生该第一外延层的外延成长；以及施以外延成长的步骤，在该第一外延层上形成第二外延层，该第二外延层延伸至该介电层。本专利技术又提供一种，包含提供基底；在该基底上形成介电层；图形化该介电层，以在其中形成沟槽；在该沟槽内填入外延成长的半导体材料；以及以该外延成长的半导体材料作为成核位置，以形成额外的外延成长的半导体材料，其中该额外的外延成长的半导体材料延伸至该介电层上。本专利技术又提供一种，包含提供含硅基底；在该基底上形成氧化硅层；在该氧化硅层中形成多个开口，以暴露出其下的该含硅基底；施以外延成长的步骤，以在暴露的该基底上长出第一含硅材料，此时排除将该第一含硅材料形成在该氧化硅层上；以及施以外延成长的步骤，以在第一含硅材料上长出第二含硅材料，该第二含硅材料实质上覆盖该氧化硅层。附图说明图1a与1b分别为剖面图与平面图，显示本专利技术实施例的绝缘层上覆硅区与浅沟槽隔离区。图2与3为一系列的剖面图，显示作为种晶的外延层与选择性横向成长的外延层。图4a与4b分别为剖面图与平面图，显示本专利技术实施例的绝缘层上覆硅区与浅沟槽隔离区。图5为剖面图，显示本专利技术较佳实施例中，在绝缘层上覆硅的外延层上形成N型金属氧化物半导体(n-channel metal oxide semiconductor；NMOS)晶体管与P型金属氧化物半导体(p-channel metal oxidesemiconductor；PMOS)晶体管。其中附图标记说明如下110～半导体基底；115～介电层；120～开口125～隔离沟槽区130～绝缘层上覆硅孤岛状结130a～第一绝缘层上覆硅孤130b～第二绝缘层上覆硅孤岛状结构区205～第一外延层 205a～溢出部分210～第二外延层305～沟槽310～隔离介电质405～N型金属氧化物半导体晶体管410～P型金属氧化物半导体晶体管具体实施方式为让本专利技术的上述和其它目的、特征、和优点能更明显易懂，下文特举出较佳实施例，并配合所附图式，作详细说明如下图1a为剖面图，显示在工艺中段的半导体装置例如为金属氧化物半导体场效晶体管(metal-oxide-semiconductor field effect transistor；MOSFET)。半导体基底110，其较好为硅晶圆，但亦可以是锗、硅锗(SiGe)、应变硅、应变锗、砷化镓、其它半导体材料、或上述的组合。介电层115形成在半导体基底110上。介电层115较好为包含氧化硅，其形成方法可以是在氧化环境中在600～1100℃的温度与1～10托的压力下，进行热氧化。介电层115的形成亦可以使用其它技术例如化学汽相沉积法(chemical vapor deposition；CVD)。介电层115的厚度较好为100～10,000。在介电层115中形成多个开口120，其穿透介电层115而到达半导体基底110。开口120的形成方法可以是例如传统的掩膜与蚀刻工艺，例如形成图形化的光阻层后施以缓冲的氢氟酸蚀刻(buffered HF etch)。在本专利技术中亦可使用其它的介电质例如氮化硅、氮氧化硅、经掺杂或未经掺杂的复晶硅玻璃、所谓的高介电常数介电质、或是所谓的低介电常数介电质。接下来请参考图1b，其显示图1a所示结构的部分平面图。开口120定义隔离沟槽区125，在后述本专利技术实施例中的步骤之后，会形成隔离沟槽区125。另外，开口120之间的间隔定义后文所叙述的后续绝缘层上覆硅本文档来自技高网...

【技术保护点】
一种半导体装置的形成方法，其特征在于，包含：在基底上形成介电层；图形化该介电层，以在其中形成沟槽；施以外延成长的步骤，使第一外延层成长在该沟槽内，同时避免在该介电层上发生该第一外延层的外延成长；以及施以外延成 长的步骤，在该第一外延层上形成第二外延层，该第二外延层延伸至该介电层。

【技术特征摘要】
US 2006-6-23 60/816,029;US 2006-9-15 11/521,6671.一种半导体装置的形成方法，其特征在于，包含在基底上形成介电层；图形化该介电层，以在其中形成沟槽；施以外延成长的步骤，使第一外延层成长在该沟槽内，同时避免在该介电层上发生该第一外延层的外延成长；以及施以外延成长的步骤，在该第一外延层上形成第二外延层，该第二外延层延伸至该介电层。2.如权利要求1所述的半导体装置的形成方法，其特征在于，还包含平坦化该第一外延层与该第二外延层。3.如权利要求1所述的半导体装置的形成方法，其特征在于，还包含在该第二外延层中蚀刻出第二沟槽；以及将介电材料填入该第二沟槽。4.如权利要求3所述的半导体装置的形成方法，其特征在于，蚀刻出该第二沟槽时，完全穿透该第一外延层。5.如权利要求1所述的半导体装置的形成方法，其特征在于，该第一外延层的成长使用硅烷系的前驱物。6.如权利要求1所述的半导体装置的形成方法，其特征在于，施以外延成长的步骤、使该第一外延层成长在该沟槽内还包含使该第一外延层溢出于该沟槽，而使该第一外延层的一部分延伸至该沟槽侧壁的上方。7.一种半导体装置的形成方法，其特征在于，包含提供基底；在该基底上形成介电层；图形化该介电层，以在其中形成沟槽；在该沟槽内填入外延成长的半导体材料...

【专利技术属性】
技术研发人员：游明华，李资良，蔡邦彦，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：71[中国|台湾]