具有电磁屏蔽的半导体封装结构及其制作方法技术

一种具有电磁屏蔽的半导体封装结构的制作方法。首先，提供一基板与一半导体组件置于基板上。接着，利用封胶体包覆半导体组件并接触部分的基板。最后，于封胶体表面形成一导电胶，导电胶直接包覆封胶体之上表面与侧壁。由于本发明专利技术利用导电胶作为半导体封装结构的电磁屏蔽，因此可大幅简化电磁屏蔽的制程。

【技术实现步骤摘要】

本专利技术涉及一种半导体封装结构及其制造方法，特别是涉及一种于封胶 体表面形成一导电胶的半导体封装结构的制作方法。
技术介绍
近年来由于电子产业的蓬勃发产，新一代的电子产品以功能强大、体积小为诉求，而产品内部的集成电路(integrated circuit, IC)势必走向高运算速度、 高组件密度、高复杂度一途。由于集成电路的运算速度与组件密度提升，因 此集成电路便容易与其它电子组件相互产生电磁干扰(electromagnetic interference, EMI)的现象。请参阅图l，图1为一种现有的半导体封装结构10。如图1所示，半导 体封装结构10包含有一基板30、 一芯片31、复数条导电线32以及一封胶体 33。芯片31可通过黏晶胶将芯片31的下表面固定于基板30的上表面，并由 导电线32电性连接设于芯片31上的焊垫与设于基板30上的连接垫。其中， 封胶体33以压模(molding)的方式密封芯片31以及导电线32，藉以保护芯片 31以及导电线32不受外力所袭，而且封胶体33中掺有许多金属粒子331， 以利用众多金属粒子331形成电磁屏蔽，保护芯片31不受电磁干扰而影响运 作效果。此外，为了防止导电线32与金属粒子331电性接触而形成短路，在 此现有技术中，每一导电线32又需包含有,心导线层321与一介电层322。 中心导线层321用以进行电性传导，而介电层322包覆于中心导线层321之 表面，用以防止中心导线层321与金属粒子331相接触。由于现有半导体封装结构10的中心导线层321表面必需形成一介电层 322，用以作为中心导线层321与封胶体33的绝缘层，因此造成制程复杂程 度提升，进而影响到半导体封装结构10的整体产敏throughput)。请参阅图2，图2为 -种传统的半导体封装结构20。如图2所示，半导 体封装结构20其包含有-基板30、 芯片31 、复数条导线36、-一封胶体33以及一金属外壳(metal case)34。其中，芯片31可通过黏晶胶固定于基板30 上，并由导线36电性连接芯片31与基板30，而封胶体33可包覆芯片31以 及导线36，藉以保护芯片31以及导线36。尤其值得注意的是，传统的半导 体封装结构20中需包含一制作成形的金属外壳34作为电磁屏蔽，并将基板 30、芯片31、导线36与封胶体33设置于金属外壳34内，藉以保护芯片31 不受电磁干扰的影响。由于传统半导体封装结构20的金属外壳34需另以机台制作，并组装成 形，因此不单使制程所需时间增加，且不同尺寸之封装体则需相对应之尺寸 的金属外壳，同时也使制作成本大幅增加。
技术实现思路
本专利技术的主要目的在于提供一种半导体封装结构及其制造方法，以解决 上述现有技术之问题。为实现所述之目的，本专利技术所揭露的一种具有电磁屏蔽的半导体封装结 构的制作方法。首先，提供一基板，且基板具有一接地端。接着，于基板上 提供一半导体组件。之后，提供一封胶体，封胶体具有一上表面及一侧壁， 且封胶体包覆半导体组件并接触部分之基板。最后，于封胶体表面形成一导 电胶，导电胶直接包覆封胶体的上表面与侧壁，且电性连接至接地端，以作 为此半导体封装结构的电磁屏蔽。为实现所述之目的，本专利技术另揭露了一种半导体封装结构。本专利技术之具 有电磁屏蔽的半导体封装结构包含有一具有一接地端的基板、至少一半导体 组件设置于基板上、 一封胶体包覆半导体组件及部分之基板，以及一导电胶 电性连接至接地端。其中，封胶体具有一上表面及一侧壁，且导电胶直接包 覆封胶体的上表面及侧壁。本专利技术提供之一种半导体封装结构及其制造方法，利用导电胶作为半导 体封装结构的电磁屏蔽，因此可大幅简化电磁屏蔽的制程。本专利技术之目的特征及优点将以实施例结合附图进行详细说明。附图说明图1为一种现有的半导体封装结构。图2为一种传统的半导体封装结构。图3至图6为本专利技术之第一较佳实施例制作具有电磁屏蔽的半导体封装 结构的方法示意图。图7至图8为本专利技术之第二较佳实施例制作具有电磁屏蔽的半导体封装 结构的方法示意图。图9为本专利技术之第三较佳实施例具有电磁屏蔽的半导体封装结构的示意图。图10为本专利技术之第四较佳实施例具有电磁屏蔽的半导体封装结构的示 意图。具体实施方式为了突显本专利技术的优点及特征，下文列举本专利技术之较佳实施例，并配合图示作详细说明如下请参考图3至图6，图3至图6为本专利技术之第一较佳实施例制作具有电 磁屏蔽的半导体封装结构200的方法示意图。如图3所示，首先提供一基板 250，如一树脂基板、玻璃基板、半导体基板、金属基板、单层电路板、多层 电路板等，且基板250的表面设置有一接地端(ground termina1)251，接地端 251可通过基板250内部的金属内联机电路(图中未显示)来电性连接至一固 定电位点，例如接地点。接着，如图4所示，于基板250上提供至少一半导体组件220，且此半 导体组件220可为一次可程序装置(one-time programmable device)、只读存储 器(ROM)、模拟(analog)电路等的芯片或主动组件、被动组件等等，视其需求 而定。随后利用具有固定功能的黏着剂，将半导体组件220固定在基板250 的上表面，并进行一打线接合制程(wire bonding)或覆晶接合(flip chip bonding) 制程，用导线240或锡球(图中未显示)电性连接半导体组件220表面的焊接 垫(图中未显示)至基板250表面的各相对应焊接垫。然后如图5所示，以热固性(thermosetting)良好的非导电材质，如环氧树 脂(epoxy)、硅树脂(silicone)或聚酰胺(polyamide傳，形成一封胶体210覆盖 在基板250以及半导体组件220上，并使封胶体210固化，用以保护半导体 组件220与导线240免受外力、湿气或其它物质的破坏和腐蚀。 随后如图6所示，于封胶体210表面，利用涂布、喷涂或印刷等方式形 成一导电胶253，导电胶253直接包覆封胶体210的上表面、侧壁与封胶体 210周围的基板250表面。此外，导电胶253可直接覆盖于接地端251上方， 以构成此半导体封装结构200的电磁屏蔽的屏蔽接地电路，进而有效降低电 磁辐射的干扰。其中，导电胶253可以包含有金属材质的导电粒子与环氧树 脂、聚氨酯、酚醛等黏着剂。另一方面，导电胶253可以为一异方性导电胶 (anisotropic conductive film, ACF)，也可为一等方性导电胶(isotropic conductive film)。此外，导电胶也可不覆盖于接地端上方，请参考图7至图8，图7至图8 为本专利技术之第二较佳实施例制作具有电磁屏蔽的半导体封装结构400的方法 示意图。如图7所示，本专利技术之第二较佳实施例先提供一具有一接地端451 的基板450、 一半导体组件420设置于基板450上方、以及一封胶体410包 覆于基板450以及半导体组件420上。其中，接地端451可设置于未覆盖有 封胶体410的基板450表面上，并电性连接至一零电位的接地点。于本较佳 实施例中，半导体组件420与基板450之间利用复数个锡球440进行电性连 接。接着，如图8所示，于封胶体410表面，利用涂布、喷涂或印刷等方式本文档来自技高网...

【技术保护点】
一种具有电磁屏蔽的半导体封装结构的制作方法，其特征在于，包含有以下步骤：提供一基板，且该基板具有一接地端；提供一半导体组件于该基板上；提供一封胶体，具有一上表面及一侧壁，且该封胶体包覆该半导体组件并接触部分之该基板； 以及于该封胶体表面形成一导电胶，该导电胶直接包覆该封胶体的该上表面与该侧壁，且电性连接至该接地端。

【技术特征摘要】
1、 一种具有电磁屏蔽的半导体封装结构的制作方法，其特征在于，包含 有以下步骤提供一基板，且该基板具有一接地端； 提供一半导体组件于该基板上；提供一封胶体，具有一上表面及一侧壁，且该封胶体包覆该半导体组件并 接触部分之该基板；以及于该封胶体表面形成一导电胶，该导电胶直接包覆该封胶体的该上表面与 该侧壁，且电性连接至该接地端。2、 如权利要求1所述的制作方法，其特征在于，该导电胶利用涂布,喷涂 或印刷方式形成。3、 如权利要求1所述之制作方法，其中该接地端系设置于该基板表面。4、 如权利要求1述之制作方法，其中该导电胶系覆盖该接地端或通过一 打线接合的方式连接至该接地端。5、 一种具有电磁屏蔽的半导体封装结构，其特征在于，包含有一基板，具有一接地端； 至少...

【专利技术属性】
技术研发人员：陈昭雄，
申请(专利权)人：日月光半导体制造股份有限公司，
类型：发明
国别省市：71[中国|台湾]