半导体装置及其制造方法制造方法及图纸

本发明专利技术是一种半导体装置，其目的在于提高半导体装置的可靠性。该半导体装置具有：半导体芯片２，外形尺寸小于半导体芯片２的翼片１ｑ，多根焊线４，延伸在半导体芯片２周围、且在接合着焊线４的焊线接合部１ｊ形成Ｐｄ电镀层１ａ的多根内部引线１ｂ，树脂体３，在表面形成有Ｐｄ电镀层１ａ的多根外部引线１ｃ。而且，内部引线１ｂ、外部引线１ｃ及翼片１ｑ的原材料是由Ｃｕ合金而形成，在树脂体３内部，在多根内部引线１ｂ的各个焊线接合部１ｊ以外的区域内，露出形成表面具有纯Ｃｕ层的打底电镀层１ｇ，这样，打底电镀层１ｇ与树脂体３接合，所以可提高树脂与引线之间的密着性，从而可提高ＱＦＰ６的可靠性。

【技术实现步骤摘要】

本专利技术关于一种半导体装置及其制造技术，尤其是关于能够有效应用于小翼片结构 的半导体装置的无铅化处理的技术。技术背景当前，存在引线框架用板的制造方法的相关技术(例如，参照专利文献1)，该技 术具有下述步骤在由含有30 50 wt。/。的Ni的Fe—Ni系合金构成的基板两面，披覆 Al薄层、Ni薄层及Pd薄层，将该多层板加热到400 800'C，使Al和Ni相互扩散，而 获得NiAl和/或Ni3Al薄层。并且，存在下述技术(例如，参照专利文献2):在具有导电性的连接部材的连接 部分设置包含钯层的金属层，且在由树脂密封的部分以外的部分设置熔点高于锡一铅共 晶焊锡、且不包含铅作为主要构成金属的合金层。专利文献1日本专利特开平10—18056号公报专利文献2日本专利特开2001 — 230360号公报
技术实现思路
[专利技术所欲解决的问题]在具备半导体芯片的半导体封装(半导体装置)的组装步骤中，依次进行芯片焊接 (die bonding)、线接合(wire bonding)及树脂密封等处理，其后，在封装电镀步骤中， 为安装于印刷电路板或者电路板，而在未由树脂密封的引线(以下称作外部引线)的包 括与基板的接触部在内的表面处，形成锡(Sn) _铅(Pb)系焊锡层作为封装电镀。然而，近来，正在寻求着关于环境问题的对策，在环境对策的适当标准下，对于半 导体装置等等一般电子零件以及安装基板等也要求减少铅的含量。另外，对封装电镀使用Sn—Pb共晶代替无铅焊锡时，根据各个用途而选择Sn基合 金，然而，尤其是对于车辆零件、发展显着的便携式电子机器及高可靠性零件，希望使 用与安装基板的接合强度和抗热疲劳特性优良的合金。当接合强度和抗热疲劳特性优 良、且注重高可靠性时，作为Sn基合金，众所周知有Sn—Ag系合金， 一般而言，Sn一Pb共晶焊锡的熔点为183°C，相对于此，几乎所有Sn—Ag系合金的熔点都在200°C 以上，高于Sn—Pb共晶焊锡的熔点。因此，针对现状而使用Sn—Pb共晶代替无铅焊锡来安装半导体装置时，回焊温度 必须增高。若回焊温度变高，则树脂的膨胀收縮量(热应力、树脂应力)相对变大。此 时，以利用树脂覆盖半导体芯片、引线框架的一部分(内部引线和芯片支撑部)及焊线， 然而，由合金而形成的引线框架与树脂之间的密着力低于半导体芯片与树脂之间的密着 力。因此，当树脂的膨胀收缩量变大时，由于引线框架与树脂各自的膨胀收縮作用，使 得被树脂覆盖的引线框架，易于出现尤其是面积较大的芯片支撑体与树脂产生界面剥离 这样的回焊裂缝。然而，通过采用将所述专利文献2记载的芯片支撑体的面积设置为小 于半导体芯片的面积的小翼片结构，可扩大树脂与半导体芯片的粘接面积，通过此可避 免回焊裂缝。另一方面，也对焊线接合部施加树脂应力。作为内部引线对焊线接合部的电镀，多 数情况下使用较廉价的银电镀。然而，伴随着回焊温度的高温化而导致树脂应力增大， 这样，以银电镀与焊线(例如，An线;的接合强度无法抗拒增大的树脂应力，导致焊 线接合不良(焊线断线不良)。作为该树脂应力所引起的焊线接合不良的对策，众所周知有使用与金(Au)线间的 接合力高于银(Ag)电镀的钯(Pd)电镀的技术。当于引线框架形成Pd电镀层时，众所周知有在引线框架的整个面上形成Pd电镀层 的方法、及仅在内部引线的焊线接合部形成Pd电镀层的方法，前一种方法揭示于所述 专利文献1 (日本专利特开平10 — 18056号公报)，后一种方法揭示于所述专利文献2 (日本专利特开2001 — 230360号公报)中。当为了实现半导体装置的高速化，而使用电阻值低于Fe — Ni系合金的Cu系金属(铜 合金)作为原材料的引线框架时，若如前一种方法(专利文献1)所示，引线框架的整 个面被Pd电镀覆盖，则在材质上，比Cu的硬度高，所以与Cu相比，Pd与树脂之间的 粘接性更低，因此，存在回焊等高温处理时树脂与Pd界面剥离的现象。此时，对焊线 与电镀的接合部施加负荷，会因电镀剥离而导致焊线接合不良。而且，与银电镀相比， 钯电镀的材料费用(成本)更高，所以，若形成在引线框架的整个面上则会导致半导体 装置的制造成本提高。另一方面，如后者(专利文献2)所示，仅在内部引线的焊线接合部形成钯(Pd) 电镀层的局部电镀技术时，与如专利文献1所示的在引线框架的整个面上形成钯电镀层 的情形相比，可进一步提高密封体的树脂与Cu系金属的内部引线的接触区域，所以，可抑制所述的树脂与引线框架的界面剥离问题。然而，即使例如应用局部电镀技术，也 无法完全防止界面剥离问题。关于其理由，对于树脂与Cll系金属的内部引线的密着性 加以说明。Cu系金属的引线框架是通过向纯Cu中加入各种合金元素而形成的。因此， 引线框架中并未被电镀覆盖之处，表面有合金元素且氧化，而形成氧化膜。当Cu与氧 结合时，若充分供给Cu，则成为0120， Cu的密度较高、且生成较强的氧化物。并且， Ql20是氧化膜，所以与树脂的粘接力较高，氧化膜自身与树脂的粘接力也较强。然而，若并未充分供给Cu，且氧较多，则会生成CuO这样的较脆弱的氧化膜。艮卩， 在内部引线的未形成钯电镀层的区域，生成较脆弱的CuO。结果，树脂与内部引线剥离， 且所剥离处会浸入水分。而且，若在吸收了水分的状态下安装半导体装置，则会引起爆 裂现象，从而会出现焊线切断或泄漏不良等问题。根据以上内容，对于要求高可靠性的半导体装置而言，须要进一步提高树脂与引线 框架之间的密着力。另外，当实施QFP (Quad Flat Package;四侧引脚扁平封装)时，密封体内的内部 4l线部分长于QFN (Quad Flat Non-leaded packag四侧无引脚扁平封装)，所以，在 密封体内，内部引线与树脂所接触的面积较大(较多)。因此，尤其在QFP型半导体装 置中，在内部引线与树脂之间易于出现剥离。本专利技术的目的在于提供一种能够提高半导体装置可靠性的技术。 本专利技术的其他目的在于提供一种能够降低半导体装置的成本的技术。 本专利技术的所述及其他目的、以及新特征，可根据本说明书的记述以及随附图式明确。 [解决问题的技术手段]如下所示，简单说明本申请案所揭示的专利技术中具有代表意义的部分的概要。 艮P，本专利技术的一种半导体装置，其特征在于，其具有芯片搭载部，配置于所述芯 片搭载部周围的多根引线，搭载于所述芯片搭载部上的半导体芯片，分别与所述半导体 芯片的多个表面电极、和所述多根引线的各个第1部分的焊线接合部电性连接的多根焊 线，以及对所述半导体芯片、所述第l部分及所述多根焊线进行树脂密封的树脂体；并 且，在所述多根引线的表面上形成纯铜层，在所述焊线接合部的最表面上形成钯电镀层， 所述焊线隔着所述钯电镀层而与所述焊线接合部电性连接，所述树脂体的一部分与所述 纯铜层接合。并且，本专利技术的一种半导体装置的制造方法，其特征在于，其具有利用焊线使半导体芯片与形成于引线的焊线接合部上的钯电镀层连接的步骤；对于下述引线框架进行树脂密封而形成树脂体的步骤，该引线框架中，在所述多根引线的各个一部分和所述焊 线接合部形成有钯电镀层，而在所述一部分和焊线接合部以外的区域内露出形成表面具 有纯铜层的打底电镀层。而且，对于各个多根引线，露出电镀层的第1本文档来自技高网...

【技术保护点】
一种半导体装置，其特征在于，其具有：芯片搭载部，配置于所述芯片搭载部周围的多根引线，搭载于所述芯片搭载部上的半导体芯片，分别与所述半导体芯片的多个表面电极、和所述多根引线的各个第１部分的焊线接合部电性连接的多根焊线，以及对所述半导体芯片、所述第１部分及所述多根焊线进行树脂密封的树脂体；并且，在所述多根引线的表面上形成纯铜层，在所述焊线接合部的最表面上形成钯电镀层，所述焊线隔着所述钯电镀层而与所述焊线接合部电性连接，所述树脂体的一部分与所述纯铜层接合。

【技术特征摘要】
JP 2006-10-13 2006-2797591.一种半导体装置，其特征在于，其具有芯片搭载部，配置于所述芯片搭载部周围的多根引线，搭载于所述芯片搭载部上的半导体芯片，分别与所述半导体芯片的多个表面电极、和所述多根引线的各个第1部分的焊线接合部电性连接的多根焊线，以及对所述半导体芯片、所述第1部分及所述多根焊线进行树脂密封的树脂体；并且，在所述多根引线的表面上形成纯铜层，在所述焊线接合部的最表面上形成钯电镀层，所述焊线隔着所述钯电镀层而与所述焊线接合部电性连接，所述树脂体的一部分与所述纯铜层接合。2. 根据权利要求l所述的半导体装置，其特征在于所述芯片搭载部具有芯片支撑面， 所述芯片支撑面的外形尺寸小于所述半导体芯片的内面。3. 根据权利要求2所述的半导体装置，其特征在于在所述芯片支撑面与所述半导体 芯片的内面之间形成所述纯铜层，所述半导体芯片隔着芯片结合材而搭载在所述芯 片搭载部上。4. 根据权利要求1所述的半导体装置，其特征在于所述多根引线分别与所述第1 部分一体地连接，且具有从所述树脂体露出的第2部分，在所述第2部分的最表面 上形成钯电镀层。5. 根据权利要求1所述的半导体装置，其特征在于所述第1部分具有相互对向的主 面和内面、及位于所述主面与所述内面之间的侧面，所述焊线接合部是位于所述第 l部分的主面上、且与所述半导体芯片对向的前端部。6. 根据权利要求1所述的半导体装置，其特征在于于所述焊线接合部和所述第2 部分的钯电镀层，在钯层之下形成镍层。7. 根据权利要求1所述的半导体装置，其特征在于于所述焊线接合部和所述第2 部分的钯电镀层，在钯层之上形成金层。8. 根据权利要求1所述的半导体装置，其特征在于形成于所述第2部分的钯电镀层 的一部分，是横跨所述第1部分而形成，且由所述树脂体覆盖。9. 根据权利要求1所述的半导体装置，其特征在于所述纯铜层是由铜系金属形成且 具有多层，且是不含铜以外的杂质的层。10. —种半导体装置，其特征在于，其具有半导体芯片，其具有主面和对向于所述主 面的内面；翼片，其具有与所述半导体芯片的内面接合的支撑面，且所述支撑面的 外形尺寸小于所述半导体芯片的内面；导电性焊线，其与所述半导体芯片的表面电极相连接；多根内部引线，其原材料是由铜合金而形成，延伸在所述半导体芯片周 围，且在接合着所述焊线的焊线接合部形成有钯电镀层；树脂体，其对所述半导体 芯片、所述焊线、及所述多根内部引线进行树脂密封；及多根外部引线，与所述内 部引线一体地连接，从所述树脂体侧部露出，且表面形成有钯电镀层；并且，在所 述树脂体内部，在所述多根内部引线的各个所述焊线接合部以外的区域内，露出形 成表面具有纯铜层的打底电镀层，且所述打底电镀层与所述树脂体相接合。11. 根据权利要求IO所述的半导体装置，其特征在于于所述焊线接合部和所述外部 引线的钯电镀层，在钯层之下形成镍层。12. 根据权利要求IO所述的半导体装置，其特征在于于所述焊线接合部和所述外部 引线的钯电镀层，在钯层之上形成金层。13. 根据权利要求IO所述的半导体装置，其特征在于形成于所述外部引线表面的钯 电镀层的一部分，是横跨所述内部引线而形成，且由所述树脂体覆盖。14. 根据权利要求IO所述的半导体装置，其特征在于所述打底电镀层是由铜系金属 形成且具有多层，且其最上层是所述纯铜层。15. —种半导体装置，其特征在于，其具有半导体芯片，其具有主面和对向于所述主 面的内面；翼片，其具有与所述半导体芯片内面接合的支撑面，且所述支撑面的外 形尺寸小于所述半导体芯片的内面；导电性焊线，其与所述半导体芯片的表面电极 连接；树脂体，其对所述半导体芯片和所述焊线进行树脂密封；及多根引线，其原 材料是由铜合金而形成，延伸在所述半导体芯片周围，且在接合着所述焊线的焊线 接合部形成有钯电镀层，且分别具有配置于所述树脂体内部的第1部分和从所述树 脂体露出的第2部分，在所述第2部分形成有锡系无铅电镀层；并且，在所述树脂 体内部，在所述多根引线的各个所述第l部分的所述焊线接合部以外的区域内，露 出形成表面具有纯铜层的打底电镀层，且所述打底电镀层与所述树脂体相接合。16. 根据权利要求15所述的半导体装置，其特征在于所述锡系无铅电镀层是纯锡金 属、锡一铋系金属或者锡一银一铜系金属中的任一种。17. 根据权利要...

【专利技术属性】
技术研发人员：宫木美典，铃木博通，
申请(专利权)人：株式会社瑞萨科技，
类型：发明
国别省市：JP[日本]