芯片封装结构及其制作方法技术

本发明专利技术公开了一种芯片封装结构的制作方法，首先，提供一具有一芯片座、多个引脚以及至少一结构加强件的导线架。之后，将芯片配置于芯片座上，并形成用以电性连接于芯片与引脚之间的多条打线导线。接着，于导线架的上下表面形成上胶体及第一下胶体，第一下胶体中具有多个凹部，以暴露出结构加强件。最后，以此第一下胶体为一蚀刻掩膜蚀刻结构加强件，直到结构加强件所连接的芯片座与其中一引脚，或是所连接的相邻的二引脚彼此电性绝缘。

【技术实现步骤摘要】

本专利技术是有关于一种芯片封装结构，且特别是有关于一种具有导线架的芯片 封装结构。
技术介绍
在半导体产业中，集成电路(integrated circuits, IC)的生产主要可分为 三个阶段集成电路的设计(IC design)、集成电路的制作(IC process)及集 成电路的封装(IC package)。在集成电路的封装中，裸芯片系先经由晶圆(wafer)制作、电路设计、光掩 膜制作以及切割晶圆等步骤而完成，而每一颗由晶圆切割所形成的裸芯片，经由裸 芯片上的焊垫(bonding pad)与封装基材(substrate)电性连接，再以封装胶体 (molding compound)将裸芯片加以包覆，其目的在于防止裸芯片受到外界湿度影 响及杂尘污染，并提供裸芯片与外部电路之间电性连接的媒介，以构成一芯片封装 (Chip Package)结构。请同时参考图1A及1B，其分别为现有的一种芯片封装结构的俯视图及剖面 图。芯片封装体IOO包括一导线架IIO、 一芯片120、多条焊线(bonding wire) 130与一封装胶体140。导线架110包括一芯片座(die pad)112以及多条引脚114， 而引脚114配置于芯片座112的外围。芯片120具有彼此相对的一主动表面122以及一背面124。芯片120配置于芯 片座112上，并且背面124朝向芯片座112。主动表面122具有多个接点126，而 焊线130将接点126电性连接于引脚114。封装胶体140将芯片座112、弓|脚114、 芯片120、焊线130包覆于其内，用以防止芯片120受到外界的湿气、热量及杂讯 等影响，并可保护焊线130免于外力的破坏。现有的芯片封装制程在形成上述的封装胶体时，是先提供一高温且为半融熔 状态的封胶材料，如环氧树脂(印oxy resin)等，再经过压模与冷却等步骤，以于导线架上形成封装胶体，并使封装胶体覆盖芯片。然而，在灌注封胶材料时，由 于引脚可能会受到封胶材料的冲击而发生晃动或是偏移的情形，使得相邻引脚之间 容易短路，进而影响到芯片封装制程的良率。
技术实现思路
本专利技术提供一种主要是在封装过程当中，利用结 构加强件以固定导线架的引脚与引脚之间，及引脚与芯片座之间的距离，以减少在 现有芯片封装制程的灌胶作业中，导线架的芯片座或是其引脚因为封胶材料的冲击 而发生晃动或是偏移的情形，进而提升芯片封装结构的制作良率。本专利技术提出一种芯片封装结构，包括一芯片、 一导线架、多条打线导线、一 上胶体以及一第一下胶体。芯片具有一主动面、 一背面与多个芯片焊垫，其中芯片 焊垫配置于主动面上。导线架具有一上表面以及与其相对应的一下表面，而导线架 包括一芯片座以及多个引脚。芯片的背面是固着于芯片座上，而引脚环绕芯片座。 打线导线分别电性连接芯片焊垫与引脚。上胶体包覆住芯片、打线导线及导线架的 上表面。第一下胶体包覆住导线架的下表面，其中第一下胶体具有至少一凹部，以 暴露出对应于芯片座与其中一引脚之间的上胶体或是对应于相邻的二引脚之间的 上胶体。在本专利技术一实施例中，上述芯片封装结构还包括一第二下胶体，填充于第一 下胶体的凹部内。一种芯片封装结构，包括一芯片、 一导线架、多条打线导线、 一上胶体以及 一下胶体。芯片具有一主动面、 一背面与多个芯片焊垫，其中芯片焊垫配置于主动 面上。导线架具有一上表面以及与其相对应的一下表面，而导线架包括一芯片座以 及多个引脚。芯片的背面是固着于芯片座上，而引脚环绕芯片座。打线导线分别电 性连接芯片焊垫与引脚。上胶体包覆住芯片、打线导线及导线架的上表面。下胶体 填充于芯片座与引脚之间。在本专利技术一实施例中，上述芯片封装结构还包含一蚀刻掩膜，位于导线架的 下表面。在本专利技术一实施例中，上述芯片封装结构还包括一下胶体，填充于芯片座与 蚀刻掩膜之间。在本专利技术一实施例中，上述下胶体还包覆蚀刻掩膜。在本专利技术一实施例中，上述芯片封装结构还包含一蚀刻掩膜，位于引脚的下 表面。在本专利技术一实施例中，上述芯片封装结构还包括一下胶体，填充于芯片座与 引脚之间，且暴露出芯片座的下表面。在本专利技术一实施例中，上述芯片封装结构还包含一蚀刻掩膜，位于芯片座的 下表面。在本专利技术一实施例中，上述芯片封装结构还包括一下胶体，填充于芯片座与 引脚之间，且暴露出引脚的下表面。本专利技术另提出一种芯片封装结构，包括一芯片、 一导线架、多条打线导线、 一上胶体以及一下胶体。芯片具有一主动面、 一背面与多个芯片焊垫，其中芯片焊 垫配置于主动面上。导线架具有一上表面以及与其相对应的一下表面，而导线架包 括一芯片座以及多个引脚。芯片背面是固着于芯片座上，而引脚环绕芯片座。打线 导线分别电性连接芯片焊垫与引脚。上胶体包覆住芯片、打线导线及导线架的上表 面。下胶体填充于芯片座与引脚之间，且包覆导线架的下表面。本专利技术另提出一种芯片封装结构的制作方法，其包括以下步骤。首先，提供 一导线架，具有一上表面以及一下表面，其中导线架包括一芯片座、多个环绕芯片 座的引脚以及至少一结构加强件，结构加强件是连接于芯片座与其中一引脚之间， 或是连接于相邻的二引脚之间。再来，提供一芯片，芯片具有一主动面、 一背面与 多个芯片焊垫，其中芯片焊垫配置于主动面上。接着，将芯片背面固着于芯片座上。 接下来，形成多条打线导线，以分别电性连接芯片焊垫与引脚。然后，形成一上胶 体以及一下胶体，其中上胶体包覆住导线架的上表面、芯片以及打线导线，下胶体 包覆住导线架的下表面，且具有至少一凹部，以暴露出结构加强件。之后，以下胶 体为一蚀刻掩膜蚀刻结构加强件，直到结构加强件所连接的芯片座与其中一引脚， 或是所连接的相邻的二引脚彼此电性绝缘。在本专利技术一实施例中，上述芯片封装结构的制造方法还包括填充一胶体于下 胶体的凹部内。本专利技术另提出一种芯片封装结构的制作方法，其包括以下步骤。首先，提供 一导线架，具有一上表面以及一下表面，其中导线架包括--芯片座、多个环绕芯片座之引脚以及至少一结构加强件，结构加强件是连接于芯片座与其中一引脚之间， 或是连接于相邻的二引脚之间。再来，提供一芯片，芯片具有一主动面、 一背面与 多个芯片焊垫，其中芯片焊垫配置于主动面上。接着，将芯片背面固着于芯片座上。 接下来，形成多条打线导线，以分别电性连接芯片焊垫与引脚。然后，形成一上胶 体，其中上胶体包覆住导线架的上表面、芯片以及打线导线。之后，于导线架的下 表面上形成一蚀刻掩膜，以暴露出结构加强件。最后，蚀刻未被蚀刻掩膜所覆盖的 导线架，直到结构加强件所连接的芯片座与其中一引脚，或是所连接的相邻的二引 脚彼此电性绝缘。在本专利技术一实施例中，于上述蚀刻未被蚀刻掩膜所覆盖的导线架的步骤后， 还包括形成一下胶体，下胶体填充于芯片座与引脚之间。在本专利技术一实施例中，上述下胶体与蚀刻掩膜为共平面。 在本专利技术一实施例中，上述下胶体还包覆蚀刻掩膜。本专利技术所揭示的芯片封装结构的制作方法，是先将芯片配置于具有结构加强 件的导线架，再于芯片及导线架上形成所需的焊线以及封装胶体。最后，蚀刻掉结 构加强件，即可完成芯片的封装。由于在封装过程当中，利用结构加强件以固定导 线架的引脚与引脚之间，及引脚与芯片座之间的距离，因此可减少在现有芯片封装 制程的灌胶作业中，导线架的芯本文档来自技高网...

【技术保护点】
一种芯片封装结构，包括：　　　　一芯片，具有一主动面、一背面与多个芯片焊垫，其中该些芯片焊垫配置于该主动面上；　　　　一导线架，具有一上表面以及与其相对应的一下表面，该导线架包括：　　　　一芯片座，该芯片的该背面是固着于该芯片座上；以及　　　　多个引脚，环绕该芯片座；　　　　多条打线导线，分别电性连接该些芯片焊垫与该些引脚；　　　　一上胶体，包覆住该芯片、该些打线导线及该导线架的该上表面；以及　　　　一第一下胶体，包覆住该导线架的该下表面，其中该第一下胶体具有至少一凹部，以暴露出对应于该芯片座与其中一该引脚之间的该上胶体或是对应于相邻的二该引脚之间的该上胶体。

【技术特征摘要】
1. 一种芯片封装结构，包括一芯片，具有一主动面、一背面与多个芯片焊垫，其中该些芯片焊垫配置于该主动面上；一导线架，具有一上表面以及与其相对应的一下表面，该导线架包括一芯片座，该芯片的该背面是固着于该芯片座上；以及多个引脚，环绕该芯片座；多条打线导线，分别电性连接该些芯片焊垫与该些引脚；一上胶体，包覆住该芯片、该些打线导线及该导线架的该上表面；以及一第一下胶体，包覆住该导线架的该下表面，其中该第一下胶体具有至少一凹部，以暴露出对应于该芯片座与其中一该引脚之间的该上胶体或是对应于相邻的二该引脚之间的该上胶体。2. 如权利要求1所述的芯片封装结构，其特征在于，还包括一第二下胶体，填充于该第一下胶体的该凹部内。3. —种芯片封装结构，包括一芯片，具有一主动面、 一背面与多个芯片焊垫，其中该些芯片焊垫配置于 该主动面上；一导线架，具有一上表面以及与其相对应的一下表面，该导线架包括 一芯片座，该芯片的该背面是固着于该芯片座上；以及 多个引脚，环绕该芯片座；多条打线导线，分别电性连接该些芯片焊垫与该些引脚；以及一上胶体，包覆住该芯片、该些打线导线及该导线架的该上表面。一下胶体，填充于该芯片座与该些引脚之间。4. 如权利要求3所述的芯片封装结构，其特征在于，还包含一蚀刻掩膜，位于 该导线架的该下表面。5. 如权利要求4所述的芯片封装结构，其特征在于，还包括一下胶体，填充 于该芯片座与该蚀刻掩膜之间。6. 如权利要求5所述的芯片封装结构，其特征在于，该下胶体还包覆该蚀刻掩膜。7. 如权利要求3所述的芯片封装结构，其特征在于，还包含一蚀刻掩膜，位于该些引脚的该下表面。8. 如权利要求7所述的芯片封装结构，其特征在于，还包括一下胶体，填充 于该芯片座与该些引脚之间，且暴露出该芯片座的该下表面。9. 如权利要求3所述的芯片封装结构，其特征在于，还包含一蚀刻掩膜，位于 该芯片座的该下表面。10. 如权利要求3所述的芯片封装结构，其特征在于，还包括一下胶体，填充 于该芯片座与该些引脚之间，且暴露出该些引脚的该下表面。11. 一种芯片封装结构，包括一芯片，具有一主动面、 一背面与多个芯片焊垫，其中该些芯片焊垫配置于 该主动面上；一导线架，具有一上表面以及与其相对应的一下表面，该导线架包括 一芯片座，该芯片的该背面是固着于该芯片座上；以及 多个引脚，环绕该芯片座； 多条打线导线，分别电性连接该些芯片焊垫...

【专利技术属性】
技术研发人员：邱介宏，乔永超，吴燕毅，
申请(专利权)人：百慕达南茂科技股份有限公司，
类型：发明
国别省市：BM[百慕大]