制造半导体器件的方法技术

披露了一种制造半导体器件的方法。所述方法包括以下步骤：在半导体衬底的上部上形成具有接触塞的第一绝缘膜；在第一绝缘膜和接触塞的上部上形成第二绝缘膜；蚀刻形成在接触塞的上部上的第二绝缘膜以暴露该接触塞的上部；以及在包括金属配线接触孔的半导体衬底上的所得表面的上部上形成胶膜和金属膜。

【技术实现步骤摘要】

本专利技术一般涉及一种，更具体而言，涉 及一种防止由在过蚀刻金属配线时所用的蚀刻气体导致接触塞的 损失的方法。技术背景随着器件的集成度变得更高，接触塞和金属配线的宽度减小。下 面将描M—般的快闪存储器件中形成金属配线的方法。具有漏极接触孔的绝缘膜形成在具有预定结构的半导体衬底的 上部上，然后形成掺杂的多晶硅膜，以填充漏极接触孔。对多晶>^ 进行抛光直到到达绝缘膜的上部为止，从而形成接触塞。此后，M 形成在包括接触塞的半导体衬底的上部上。在这种情况下，皿具有 包括钬(Ti)膜和氮化钛(TiN)膜的叠层结构。然后，利用化学气相沉积(CVD)在胶膜的上部上形成鴒(W), 接着，依次蚀刻钨和皿以形成金属配线。通过利用SF6气体的干等 离子体蚀刻工艺来蚀刻鴒，然后实施过蚀刻工艺，持续一定时间，以 便除去残余的钨。然而，当通过上述蚀刻过程形成金属配线时，过蚀刻工艺可以暴 露胶膜。在这种情况下，脱溪的一部分由于等离子体蚀刻工艺而被侵 蚀，导致皿局部损失。因此，接触塞也被SF6蚀刻气体侵蚀。部分 接触塞的损失造成金属配线和接触塞之间的短路。为了解决上述问题，已经考虑了增加胶膜(即，Ti和TiN膜)的厚度或减少过蚀刻工艺的靶(即，钨)的方法。然而，当增加胶膜的厚度时，金属配线的整个厚度也增加，因此 增加其电容。当减少过蚀刻靼鴒时，并不能完全除去钨。从而在金属 配线间产生桥。而且，当蚀刻鴒时在接触塞和金属配线之间发生未对 准，与金属配线之间桥的相关问题变得更严重。
技术实现思路
为了解决这些问题，公开了一种，该方法 能防止当过蚀刻金属配线时所用的蚀刻气体导致接触塞的损失。为了实现这些目的，提供了一种，包括以下步骤在半导体衬底的上部上形成具有接触塞的第一绝缘膜；在第 一绝缘膜和接触塞的上部上形成第二绝缘膜；蚀刻形成在接触塞的上 部上的第二绝缘膜以暴露接触塞的上部；以及在半导体衬底上的所得 表面的上部上形成皿和金属膜。此外，为了实现这些目的，提供了一种， 包括以下步骤在半导体衬底的上部上形成具有接触塞的第一绝缘 膜；在第一绝缘膜和接触塞的上部上形成第二绝缘膜；通过实施蚀刻 过程除去第一和第二绝缘膜的一部分以形成与接触塞隔离的金属配 线接触孔，并且在该蚀刻过程中蚀刻形成在接触塞的上部上的第二绝 缘膜以暴露接触塞的上部；以及在包括金属配线接触孔的半导体衬底 的所得表面的上部上形成脱度和金属膜。 附图说明附图描述了本专利技术的实施方案并且结合说明书用来解释本专利技术 的原理。 附图中图1A至图1F是图解说明根据本专利技术实施方案制造半导体器件的 方法的示意性截面图；和图2是图解说明根据本专利技术实施方案在接触塞和金属配线之间未 对准的示意性截面图。具体实施方式下面详细说明本专利技术的实施方案，其实施例在附图中图解说明。参照图1,在具有预定结构(未示出)的半导体衬底100的上部 上形成第一绝缘膜102，该预定结构包括元件绝缘膜、栅极、源极和 漏极。然后，通过照相(photograph)和蚀刻过程来蚀刻第一绝缘膜 102直到露出半导体衬底100的一部分，从而形成漏极接触孔。导电 膜形成在半导体衬底100和第一绝缘膜102的上部上，以使漏极接触 孔被导电膜填充。然后对第一绝缘膜102进行抛光直到暴露第一接触 膜102的上部，从而形成接触塞104。导电膜可以是多晶硅膜。参照图1B，第二绝缘膜106形成在第一绝缘膜和接触塞104的上 部上。第二绝缘膜可以是氧化硅膜，并且根据随后进行的用于形成金 属引线的过蚀刻工艺所用的耙选择其厚度。参照图1C，实施除去部分第二绝缘膜106和第一绝缘膜102的蚀 刻工艺以形成与接触塞104隔离的金属配线接触孔108。在蚀刻过程 中，还蚀刻形成在接触塞104的上部上的第二绝缘膜106以暴露接触 塞104的上部。参照图1D，皿110形成在包括金属配线接触孔108的半导体衬 底100上的所得表面上。胶膜110可以具有包括钬(Ti)膜和氮化钛 (TiN)膜的叠层结构。金属膜112形成在包括胶膜110的半导体衬 底100的上部上，以使金属配线接触孔108被金属膜112填充。利用 化学气相沉积(CVD )可以由鴒制成金属膜112。参照图1E，光刻胶图案114形成在包括金属膜112的半导体衬底 100的上部上，以使暴露金属膜112的一部分。参照图1F,利用光刻胶图案114作为掩模蚀刻金属膜112和皿 110以形成金属配线116，然后除去光刻胶图案114。通过利用SF6气 体的过蚀刻工艺可以完全除去金属膜112。在用于形成金属配线116的过蚀刻工艺过程中具有恒定厚度(A) 的第二绝缘膜106保持在接触塞104的上部上，从而防止由SF6蚀刻 气体引起的接触塞104的损失。 而且，虽然皿110的厚度减小，但具有恒定厚度(A)的第二 绝缘膜116保持在接触塞104的上部上，从而防止接触塞104的损失。 因此，可以减小胶膜110的厚度或者可以增加金属膜112的厚度，从 而可以使金属配线116的电阻或电容降低。参照图2，利用^Mt准的光刻胶图案作为掩模来蚀刻金属膜(图 1E中的附图标记112)以形成金属配线116。在这种情况下，通过利 用SF6气体的过蚀刻工艺除去金属膜。通过利用iW准的光刻胶图案 形成金属配线，未对准B发生在接触塞104和金属配线116之间。虽然未对准B发生在接触塞104和金属配线116之间，但具有恒 定厚度的皿110和金属膜仍保留在接触塞104的上部上，从而防止 由SF6蚀刻气体引起的接触塞104的损失。上述方法具有以下优点。首先，在用于形成金属配线的过蚀刻工艺过程中，具有恒定厚度 的第二绝缘膜保持在接触塞的上部上，从而防止由于SF6蚀刻气体引 起的接触塞104的损失。其次，虽然胶膜的厚度减小，但具有恒定厚度的第二绝缘膜保持 在接触塞的上部分上，从而防止接触塞的损失。第三，可以减小胶膜的厚度或者增加金属膜的厚度，从而可以使 金属配线的电阻或电容降低。第四，虽然未对准发生在接触塞和金属配线之间，但具有恒定厚 度的胶膜和金属膜仍保留在接触塞的上部上，从而防止由于SF6蚀刻 气体引起的接触塞的损失。第五，披露的方法彻底解决了上述问题，从而提高产率。虽然出于说明目的已披露了优选实施方案，本领域的普通技术人 员将认识到，在不背离由所附权利要求所限定的本专利技术的范围和精神 的情况下，可以进行各种更改、添加和替代。本文档来自技高网...

【技术保护点】
一种制造半导体器件的方法，包括：在半导体衬底的上部上形成具有接触塞的第一绝缘膜；在所述第一绝缘膜和所述接触塞的上部上形成第二绝缘膜；蚀刻形成在所述接触塞的上部上的所述第二绝缘膜以暴露所述接触塞的所述上部；和在 所述半导体衬底上的所得表面的上部上形成胶膜和金属膜。

【技术特征摘要】
KR 2006-10-17 10-2006-01008741.一种制造半导体器件的方法，包括在半导体衬底的上部上形成具有接触塞的第一绝缘膜；在所述第一绝缘膜和所述接触塞的上部上形成第二绝缘膜；蚀刻形成在所述接触塞的上部上的所述第二绝缘膜以暴露所述接触塞的所述上部；和在所述半导体衬底上的所得表面的上部上形成胶膜和金属膜。2. 根据权利要求l的方法，其中所述第二绝缘膜包含氧化物膜。3. 根据权利要求l的方法，其中所述胶膜包含钬膜和氮化钬膜的叠 层结构。4. 根据权利要求1的方法，其中所述金属膜包含用化学气相沉积形 成的鵠。5. —种制造半导体...

【专利技术属性】
技术研发人员：赵直镐，金兑京，
申请(专利权)人：海力士半导体有限公司，
类型：发明
国别省市：KR[韩国]