半导体装置、镶嵌结构及互连线结构的形成方法制造方法及图纸

本发明专利技术提供一种半导体装置、镶嵌结构及互连线结构的形成方法，其中该半导体装置的形成方法，包括：提供半导体基底，该半导体基底上具有图案化保护层；在该图案化保护层上形成介电层；在该介电层上形成图案化掩模层；以该图案化掩模层为遮罩而蚀刻部分介电层，大约蚀刻至该保护层的顶部，以形成沟槽；去除该图案化保护层以形成介层洞开口；在该沟槽及该介层洞开口中形成导电层，以形成双镶嵌结构。应用本发明专利技术可以获得较低的制造成本，并且本发明专利技术的镶嵌结构具有良好的电阻电容均匀性及低介电常数值。

【技术实现步骤摘要】

本专利技术有关于一种半导体装置的制造方法，且有关于一种半导体制造工艺中的镶嵌(damascene)工艺。
技术介绍
随着半导体元件密度的增加，导线的可用空间成为在装置性能上的一个 潜在的限制因素，因此限制了多层导线以及镶嵌与双镶嵌结构的发展。在镶 嵌制造工艺中，通过平坦化步骤使金属互连线形成于介电层中且各互连线互 相隔离。首先，在介电层中利用光刻技术定义互连线图案，接着，沉积金属 材料并填入沟槽中，多余的金属材料可通过化学机械研磨法(CMP)平坦化以去除。双镶嵌工艺为镶嵌工艺的改进方法，双镶嵌工艺利用如化学机械研磨法 的平坦化法形成金属互连线的几何形状。 一般而言，双相嵌制造工艺技术包 括介层洞优先(via first)双镶嵌工艺或沟槽优先(trench first)双镶嵌工 艺。在介层洞优先的双镶嵌工艺中，首先，在介电层中形成介层洞开口且在 蚀刻停止层上方覆盖金属层，接着，进行沟槽形成步骤以形成介层洞开口及 沟槽的结构，之后，在介层洞开口及沟槽的结构中填入导电材料，以完成双 镶嵌结构。相反的，在沟槽优先的双镶嵌工艺中，首先，在介电层中形成沟 槽，接着进行定义介层洞开口的步骤。上本文档来自技高网...

【技术保护点】
一种半导体装置的形成方法，包括：提供半导体基底，该半导体基底上具有图案化保护层；在该图案化保护层上形成介电层；在该介电层上形成图案化掩模层；以该图案化掩模层为遮罩而蚀刻部分介电层，大约蚀刻至该保护层的顶部，以 形成沟槽；去除该图案化保护层以形成介层洞开口；在该沟槽及该介层洞开口中形成导电层，以形成双镶嵌结构。

【技术特征摘要】
US 2006-11-21 11/602,3441.一种半导体装置的形成方法，包括提供半导体基底，该半导体基底上具有图案化保护层；在该图案化保护层上形成介电层；在该介电层上形成图案化掩模层；以该图案化掩模层为遮罩而蚀刻部分介电层，大约蚀刻至该保护层的顶部，以形成沟槽；去除该图案化保护层以形成介层洞开口；在该沟槽及该介层洞开口中形成导电层，以形成双镶嵌结构。2. 如权利要求1所述的半导体装置的形成方法，其中该图案化保护层包 括光刻胶材料或介电材料。3. 如权利要求1所述的半导体装置的形成方法，其中该图案化保护层的 蚀刻速率比该介电层的蚀刻速率慢。4. 如权利要求1所述的半导体装置的形成方法，其中该图案化保护层的 厚度约介于10埃至8000埃之间。5. 如权利要求1所述的半导体装置的形成方法，还包括在该半导体基底 及该图案化保护层之间形成停止层。6. 如权利要求5所述的半导体装置的形成方法，其中该停止层包括氮化物。7. 如权利要求1所述的半导体装置的形成方法，在形成图案化掩模层之 前，还包括在该介电层上形成抗反射涂布层。8. 如权利要求1所述的半导体装置的形成方法，其中该图案化掩模层包 括光刻胶层。9. -一种半导体装置的形成方法，包括 提供半导体基底，该半导体基底具有停止层形成于其上； 在该停止层上形成图案化保护层； 在该图案化保护层上形成介电层；在该介电层上形成抗反射涂布层； 在该抗反射涂布层...

【专利技术属性】
技术研发人员：林志翰，陈建全，赖高廷，胡弘龙，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：71[中国|台湾]