栅极导体结构及其形成方法技术

提供了一种具有在Ｎ型器件和Ｐ型器件之间的阻挡物区域的栅极导体结构，其中所述阻挡物区域使穿过所述阻挡物区域的掺杂物的交叉扩散为最小或者消除穿过所述阻挡物区域的掺杂物种类的交叉扩散。所述阻挡物区域包括栅极导体结构中的至少一个亚光刻间隙。通过使用自组装共聚物来形成所述亚光刻间隙以在所述栅极导体结构上方形成亚光刻构图的掩模。根据一个实施例，至少一个亚光刻间隙是横跨过所述栅极导体结构的宽度的狭缝或线。所述亚光刻间隙足够深，以使从所述栅极导体的上面部分注入的掺杂物的交叉扩散最小或者阻止从所述栅极导体的上面部分注入的掺杂物的交叉扩散。

【技术实现步骤摘要】

本专利技术涉及紧密地间隔开并且由导电连接体所连接的不同类型的半 导体器件。更为具体地，本专利技术涉及多个彼此相邻的不同的互补金属氧化物半导体(CMOS)器件，诸如n沟道场效应晶体管(n-FET)和p 沟道场效应晶体管(p-FET)，其由包括与所述不同CMOS器件相关联的 不同掺杂物的导电连接体所连接。
技术介绍
随着半导体器件的逐步升级，CMOS器件之间的空间变得更小了 。 不同类型的器件(诸如具有不同性能特点的场效应晶体管(FET))可以 被彼此相邻地放置，并且共享某些物理组件。例如，在诸如静态随机存 取存储器(SRAM)之类的器件中，相邻的pFET和nFET器件可以共享 公共的栅极导体，其中在pFET处包括与在nFET处不同的掺杂物。然而，随着器件间的间隔减小，不同类型的掺杂物可能沿着所共享 的栅极导体扩散到如此程度，以致它侵入并改变了具有不同掺杂物的相 邻器件的特性。这种交叉扩散不利地改变了诸如晶体管的阈值电压之类 的特性。器件特性的所述不期望的变化导致了较差的产品性能和出产率。例如，图1图示了与pFET器件30相邻的nFET器件20,具有在半 导体衬底4中所形成的沟道区域2本文档来自技高网...

【技术保护点】
一种半导体结构，包括：　　　　一种包括具有亚光刻尺寸的亚光刻间隙的栅极导体结构。

【技术特征摘要】
US 2006-12-12 11/609,4961.一种半导体结构，包括。一种包括具有亚光刻尺寸的亚光刻间隙的栅极导体结构。2. 根据权利要求1所述的半导体导体结构，其中所述亚光刻间隙 横跨过所述栅极导体结构的宽度。3. 根据权利要求1所述的半导体导体结构，其中所述亚光刻间隙 位于N型器件和P型器件之间。4. 根据权利要求2所述的半导体导体结构，其中所述亚光刻间隙 至少延伸自所述柵极导体结构的上部。5. 根据权利要求3所述的半导体导体结构，其中所述亚光刻间隙 至少延伸自所述栅极导体结构的掺杂物浓度最高的上部。6. 根据权利要求5所述的半导体导体结构，其中所述亚光刻间隙 延伸到一深度，从而在所述间隙的底部处的所述掺杂物的浓度小于所述 栅极导体中的所述掺杂物的最高浓度的50%。7. —种半导体导体结构，包括一种包括位于N型器件和P型器件之间的阻挡物区域的栅极导体结构。8. 根据权利要求7所述的半导体结构，其中所述阻挡物区域包括 具有亚光刻尺寸的亚光刻间隙。9. 根据权利要求7所述的半导体结构，其中所述阻挡物区域包括 多个亚光刻间隙，其中所述间隙具有亚光刻尺寸，并且其中所述多个亚 光刻间隙被如此配置使得在活化退火期间穿过所述阻挡物区域的注入 物种类的交叉扩散得以减少，从而使Vt的变化被最小化。10. 根据权利要求8所述的半导体结构，其中所述亚光刻间隙横跨 过所述栅极导体结构的宽度。11. 根据权利要求10所述的半导体结构，其中所述亚光刻间隙至 少延伸自所述栅极导体结构的上部。12. 根据权利要求7所述的半导体导体结构，其中所述亚光刻间隙至少延伸自所述栅极导体结构的掺杂物浓度最高的上部。13. 根据权利要求12所述的半导体导体结构，其中所述亚光刻间 隙...

【专利技术属性】
技术研发人员：李伟健，杨海宁，
申请(专利权)人：国际商业机器公司，
类型：发明
国别省市：US[美国]