形成到晶体管的布线的方法以及相关的晶体管技术

一种形成到晶体管的布线的方法，该方法包括：　　　　利用作为所希望的布局的镜象的掩模，在绝缘体上半导体（ＳＯＩ）基片上形成晶体管，该形成过程包括形成每个的栅极和源／漏区以及沟道，ＳＯＩ基片包括绝缘体上半导体（ＳＯＩ）层、埋式绝缘体层以及硅基片；　　　　在晶体管上形成电介质层；　　　　将电介质层键合到另一基片上；　　　　从ＳＯＩ基片到埋式绝缘体层除去硅基片；　　　　从栅极的沟道一侧形成到源／漏区和栅极的每一个的接触；以及　　　　形成到栅极的沟道一侧上的各个接触至少一个布线。

【技术实现步骤摘要】
形成到晶体管的布线的方法以及相关的晶体管
0001本专利技术主要涉及集成电路(IC)芯片制作，以及更具体而言，涉及形成到晶体管的布线的方法以及相关晶体管。
技术介绍
图7显示了晶体管100A-C，每一个包括栅极104A-C、 源/漏区106、与栅极(仅104A)相邻的沟道118,以及与源区106、漏 区106和栅极104A-C中的至少一个接触的至少一个接触190-196。 至少 一个接触190-196从晶体管的沟道一侧延伸。可以紧邻栅极104A -C施加第一电介质应力层116，以及可以紧邻沟道118施加第二电 介质应力层146(图4C),以提高性能。晶体管IOOA-C也可以包括与源/漏区106以及从晶体管100A-C的栅极一侧延伸(例如，当晶体管 100A-C是3DI系统的一部分时)的栅极104A-C中的至少一个接触 的至少一个接触202。0034上述披露解决了与接触相关的间距和性能问题，并可允 许释放覆盖要求以及更加统一的复合导体(polyconductor )表面状况。 应力电介质层116中的开口的去除可以除去对接触高度的限制并可以 允许使用其他内生应力材料。另外，按照可以消除本文档来自技高网...

【技术保护点】
一种形成到晶体管的布线的方法，该方法包括：利用作为所希望的布局的镜象的掩模，在绝缘体上半导体（ＳＯＩ）基片上形成晶体管，该形成过程包括形成每个的栅极和源／漏区以及沟道，ＳＯＩ基片包括绝缘体上半导体（ＳＯＩ）层、埋式绝缘体层以及硅基片；在晶体管上形成电介质层；将电介质层键合到另一基片上；从ＳＯＩ基片到埋式绝缘体层除去硅基片；从栅极的沟道一侧形成到源／漏区和栅极的每一个的接触；以及形成到栅极的沟道一侧上的各个接触至少一个布线。

【技术特征摘要】
1.一种形成到晶体管的布线的方法，该方法包括利用作为所希望的布局的镜象的掩模，在绝缘体上半导体(SOI)基片上形成晶体管，该形成过程包括形成每个的栅极和源/漏区以及沟道，SOI基片包括绝缘体上半导体(SOI)层、埋式绝缘体层以及硅基片；在晶体管上形成电介质层；将电介质层键合到另一基片上；从SOI基片到埋式绝缘体层除去硅基片；从栅极的沟道一侧形成到源/漏区和栅极的每一个的接触；以及形成到栅极的沟道一侧上的各个接触至少一个布线。2. 权利要求l的方法，其中形成进一步包括在SOI基片上形成 倒置的对准掩模。3. 权利要求l的方法，进一步包括从沟道一侧形成晶体管的隔离区。4. 权利要求l的方法，其中另一基片包括下列之一空白基片 以及包括下列至少一个的基片器件和构图于其中的布线。5. 权利要求4的方法，其中另一基片包括除硅之外的材料。6. 权利要求l的方法，其中接触形成包括 对接触通孔进行构图和刻蚀，穿过埋式绝缘体层到达源/漏区和栅极的每一个；刻蚀穿过源/漏区以暴露其导体并穿过或到达栅极以暴露其导 体；以及在接触通孔内形成金属。7. 权利要求6的方法，其中导体包括a)对于源/漏区来说， 为源/漏区的硅化物，以及b)对于栅极来说bl)在栅极包括多晶硅的 情况下，栅极的硅化物，或b2)在栅极包括金属的情况下，栅极的金 属。8. 权利要求6的方法，其中构图和刻蚀包括对源/漏区和栅极进行分开的刻蚀。9. 权利要求6的方法，其中刻蚀包括停止于源/漏区、形成硅化 物并继续穿过刻蚀到达栅极的导体。10. 权利要求l的方法，其中接触为欧姆接触。11. 权利要求8的方法，其中接触形成包括 对接触通孔进行构图和刻蚀，穿过埋式绝缘体层，到达源/漏区和栅极的每一个；刻蚀穿过源/漏区以暴露其导体并穿过或到达栅极以暴露其导 体；以及在接触通孔内再生长硅并形成硅化物。12. 权利要求l的方法，进一步包括 除去埋式绝缘体层； 形成薄...

【专利技术属性】
技术研发人员：戴维·J·弗兰克，小道格拉斯·C·拉图利佩，安娜·W·托普尔，史蒂文·E·斯廷，
申请(专利权)人：国际商业机器公司，
类型：发明
国别省市：US