纳米信道闪速存储器制造技术

本发明专利技术提供一种纳米信道闪速存储器，包括：栅极结构，形成于基板之上；漏极与源极，形成于该栅极结构的两侧；复数载子捕获结构，形成于该栅极结构的侧壁；纳米信道，连接该漏极与源极且位于该栅极结构的下侧，其中该栅极结构包含高介电栅极介电层。本发明专利技术采用纳米碳管作为半导结构以利于制作纳米级存储组件，提升操作性能。本发明专利技术更提出多位闪速存储器，以提升组件密度。

【技术实现步骤摘要】

本专利技术有关于一种半导体组件，特别有关于一种纳米信道闪速存储器(Nano-Channel Memory)的制造方法与结构。技术背景电气抹除式可编程只读存储器(EEPROM)为现今信息电子产品所广泛采 用的存储组件，原本有存取速度较慢的缺点，然而随着制造工艺技术的进步， 近年已开发出存取速度较快的EEPROM， 一般称之为闪存。基本上，典型 的EEPROM以浮接栅极晶体管结构所构成，当写入数据时，施以一高电压 于控制栅极，由所谓Fowler-Nordheim隧穿效应，使得电子从漏极区穿过隧 穿氧化层而到达浮接栅极内，提高其临界电压(threshold voltage);当抹除数 据时，则施以一高电压于源极区，使得前述注入到浮接栅极的电子穿过隧穿 氧化层而流入源极区，使其回复原有的临界电压。近十年来，在非挥发性(ncm-volatile)闪速存储器的领域中，许多技术即 在研发如何利用电子的方式达到重复读写及抹除(emse)的功能，而高容量、 低耗电量等也都是产业界所努力研发的目标。其中，闪存(FlashMemory)中， 是以一个单一存储单元(cell)作为闪速存储器的单位，它不但可以用电子的方 式达到读写的功能，甚至可以在同一时间内抹除一大片闪速存储器的空间 (sector or page)，所以闪存不仅具备有读取速度较快的优点，还有低耗电量的 绝对优势，因此，闪存是目前半导体产业中非常重要的组件之一。当现有的闪存欲进行程序化动作时，于控制栅极上施加高电压，电子即 从硅基底的源极穿过栅极氧化层进入浮动栅极。当现有的闪存欲进行抹除动 作时，于控制栅极上施加低电压或不施电压，在硅基底的漏极施加高电压，电子即从浮动栅极穿过栅极氧化层回到的源极。由此可知，现有的闪存一次 可进行一组数据的程序化或抹除。但当组件为小至纳米等级时，基于光学与 量子效应显着，继而光刻成本快速上升以及制作图案不易，造成载子特性不 易控制而影响组件特性。
技术实现思路
有鉴于此，本专利技术的目的在于提供一种多位存储单元及其制造方法，可 增加处理数据的位数，提高闪存的可处理数据量以及将其纳米化。根据上述目的，本专利技术提供一种纳米信道闪速存储器(menK)ry)，包括 多重栅极结构(multiple gate structure)包含浮动栅极(floating gate)以及控制栅 极(control gate)形成于基板(substrate)之上；漏极(drain electrode)与源极(source electrode)形成于该多重栅极的两侧；纳米信道(nano-channd)，连接该漏极与 源极且位于该多重栅极的下侧。其中该多重栅极为堆栈栅极(stacked gate)或 分栅结构(split gate),多重栅极结构包含高介电栅极介电层(high-k gate dielectric),其中该高介电栅极介电层包含(Si02)、 (Hf02)、 (Zr02)、 (Ti02)、 (HfTiO)、 (HfAIO)、 (La203)或(LaAI0)。纳米信道得为采纳米碳管制作。一种纳米信道闪速存储器包括栅极结构形成于基板之上；漏极与源极形 成于该栅极结构的两侧；复数载子捕获结构(carrier trapping mechanism),形 成于该栅极结构的侧壁；纳米信道，连接该漏极与源极且位于该栅极结构的 下侧。其中该栅极结构包含高介电栅极介电层，高介电栅极介电层包含 (Si02)、 (Hf02)、 (Zr02)、 (Ti02)、 (HfTiO)、 (HfAIO)、 (La203)或(LaAI0)。本专利技术也提出一种纳米信道闪速存储器包括栅极结构形成于基板之 上；漏极与源极形成于该栅极结构的两侧；纳米信道，连接该漏极与源极且 位于该栅极结构的下侧；第一导电层形成于位于基板沟渠的表面上，连接该 漏极；绝缘层，其位于该第一导电层表面；第二导电层形成于该绝缘层表面。 栅极结构包含高介电栅极介电，其中该高介电栅极介电层包含(Si02)、(Hf02)、 (Zr02)、 (Ti02)、 (HfTiO)、 (HfAIO)、 (La203)或(LaAI0)。此外，本专利技术揭露一种纳米信道闪速存储器，包括至少二栅极结构形 成于基板之上；至少二漏极与源极分别对应形成于该至少二栅极结构的两 侧；纳米信道，形成于该至少二栅极结构的一下侧，连接该对应的漏极与源 极。其中该栅极结构包含高介电栅极介电层。高介电栅极介电层包含(Si02)、(Hf02)、 (Zr02)、 (Ti02)、 (HfTiO)、 (H仏IO)、 (La203)或(LaAI0)。上述组件 的俯视结构包括复数字符线(bit line)配置于基板之上；复数字语线(word line) 与其交错成约成棋盘状配置；至少一纳米信道区域配置于未交错的部分区 域。其中该字语线包含高介电栅极介电层形成于其下方。基于利用纳米信道 与不纳米信道的区域，依据其载子是否于其间导通，得以设定为数字一 (digital one)或数字零(digitalzero)，因此可以利用本专利技术的设计制作纳米信道 只读存储器。本专利技术另提出一种纳米信道的TFT，其可适用于液晶显示器(LCD)，其 特征是包括栅极结构形成于基板之上；绝缘层，形成于该栅极之上；纳米信 道，配置于该绝缘层之上且大致上与该栅极对位；漏极与源极，与该纳米信 道连接，位于该绝缘层之上。其中该纳米信道为纳米碳管，其中该基板可为 玻璃基板或其它适合的材质，漏极与源极材质包含硅、金属或合金。本专利技术采用纳米碳管作为半导结构以利于制作纳米级存储组件，提升操 作性能。本专利技术更提出多位闪速存储器，以提升组件密度。附图说明图1显示本专利技术纳米信道闪存示意图。图2显示本专利技术纳米信道闪存示意图。图3显示本专利技术纳米信道多位闪速存储器示意图。图4显示本专利技术纳米信道闪速存储器示意图。图5显示本专利技术纳米信道只读存储器上视示意图。图6显示本专利技术纳米信道只读存储器截面示意图。图7显示本专利技术纳米信道与光二极管组件截面示意图。图8显示本专利技术纳米信道TFT截面示意图。图9显示本专利技术纳米信道闪速存储器示意图。图IO显示本专利技术纳米信道闪速存储器示意图。图11显示本专利技术纳米信道闪速存储器示意图。主要组件符号说明基底20、栅极介电层22、浮动栅极24、载子捕获结构25、栅间绝缘层 26、 ON0 27、控制栅极28、场氧化29、源/漏极区30、金属硅化物31、纳 米信道32、绝缘区33、第一导电层34、间隙壁35、绝缘层36、第二导电层 38、基板50、位线52、字语线(栅极)54、纳米信道区域56、氧化层58、垫 层60、间隙壁62、基板70、氧化层72、栅74、间隙壁76、漏极源极掺杂 区域78、隔离区71、光二极管惨杂区域80、绝缘层82、 S4、 86、导电图案 88、 90、后偏光片100、后玻璃基板102、后透明电极104、 TFT 106、液晶 108、前透明电极110、前玻璃基板112、彩色滤光片i14、保护玻璃116、 前偏光片118。具体实施方式为使本专利技术的上述和其它目的、特征、和优点能更明显易懂，下文特举 一较佳实施例，并配合所附图式，作详细说明如下。请参考图1与图2显示本专利技术的非挥发性闪速存储本文档来自技高网...

【技术保护点】
一种纳米信道闪速存储器，其特征在于，该纳米信道闪速存储器包括：多重栅极结构包含浮动栅极以及控制栅极形成于基板之上；漏极与源极形成于所述多重栅极的两侧；纳米碳管，其连接所述漏极与源极且位于所述多重栅极的下侧，以偏压使载子通过纳米碳管且注入所述浮动栅极或移出所述浮动栅极，其中所述多重栅极为堆栈栅极或分栅结构。

【技术特征摘要】
1. 一种纳米信道闪速存储器，其特征在于，该纳米信道闪速存储器包括多重栅极结构包含浮动栅极以及控制栅极形成于基板之上；漏极与源极形成于所述多重栅极的两侧；纳米碳管，其连接所述漏极与源极且位于所述多重栅极的下侧，以偏压使载子通过纳米碳管且注入所述浮动栅极或移出所述浮动栅极，其中所述多重栅极为堆栈栅极或分栅结构。2. —种纳米信道闪速存储器，其特征在于，该纳米信道闪速存储器包括-栅极结构形成于基板之上；漏极与源极形成于所述栅极结构的两侧；复数载 子捕获结构，形成于所述栅极结构的侧壁以提供多位状态；纳米碳管，其连 接所述漏极与源极且位于所述栅极结构的下侧。3. 如权利要求2所述的纳米信道闪速存储器，其特征在于，所述复数载 子捕获结构的材质为氮化硅。4. 一种纳米信道闪速存储器，其特征在于，该纳米信道闪速存储器包括 栅极结构形成于基板之上；漏极与源极形成于所述栅极结构的两侧；纳米碳 管，其连接所述漏极与源极且位于所述栅极结构的下侧；载子储存体，其耦 合至所述漏极，所述储存体包含第一导电层/绝缘层/第二导电层。5. —种纳米信道闪速存储器，其特征在于，该纳米信道闪速存储器包括 至少二栅极结构形成于基板之上；至少二漏极与源极分别对应形成...

【专利技术属性】
技术研发人员：江国庆，
申请(专利权)人：江国庆，
类型：发明
国别省市：71[中国|台湾]