利用通孔塞消除负载效应的方法技术

一种用于加工集成电路的方法，其中负载效应减少，所述方法包括：　提供衬底，所述衬底的特征在于第一厚度；　形成覆盖衬底的中间金属介电层；所述中间金属介电层的特征在于第二厚度；　形成覆盖中间金属介电层的第一光刻胶层，所述第一光刻胶层与第一图案相关；　形成至少部分位于中间金属介电层内部的第一孔；所述第一孔的特征在于第一深度；　移除第一光刻胶层的步骤；　形成通孔塞，所述通孔塞位于第一孔内部，所述通孔塞的特征在于第一多维度，所述第一多维度包括第一高度和第一宽度，所述第一高度小于或等于所述第一深度；　形成覆盖第一孔的第一填充层；　形成覆盖第一填充层的第二光刻胶层，所述第二光刻胶层与第二图案相关；　形成至少部分位于中间金属介电层内部的第二孔，所述第二孔的特征在于第二多维度，所述第二多维度包括第二深度和第二宽度，所述第二深度小于第一深度；和　移除通孔塞和第二光刻胶层。

【技术实现步骤摘要】

本专利技术涉及集成电路及其半导体器件的制造方法。更具体而言， 本专利技术提供用于集成电路制造的蚀刻工艺的方法和装置。通过示例性 实施例，本专利技术已应用于双嵌入式的形成并减少通常与图案分集相关 的负载效应。但是，应该认识到，本专利技术具有相当广泛的应用范围。
技术介绍
集成电路或IC已经从在单一珪晶片上制造的少数互连器件发 展到数百万的器件。当前的IC提供的性能以及复杂性远超过当初的想 象。为了实现在复杂性和电路密度(即能够封装在给定芯片区域上的 器件的数量)方面的改进，也被称为器件几何图形的最小器件特 征的尺寸随着每一代的IC而变得越来越小。如今，半导体器件被制成具有小于四分之一微米宽的特征。增加电路密度不仅改进了 IC的复杂性和性能，而且还为消费者提 供了更低成本的部件。IC制造厂可能价值几亿、甚至几十亿美元。每一个制造厂将具有一定的晶片生产量，每一个晶片上具有一定量的IC。因此，通过使单个IC器件变得更小，可以在每一个晶片上制造更多的器件，从而增加制造厂的产量。使器件变小非常具有挑战性，因为IC制造中使用的每一个工艺都有局限性。也就是说，给定的工艺通常仅工作至一定的特征尺寸，然后需要改变该工艺或器件布图。这 种局限性的实例是用于通过低成本和高效率方式制造集成电路的化学 干蚀刻工艺。集成电路的制造涉及多种工艺。例如这些工艺具体包括晶片生长、 光刻、摻杂、氧化、沉积、蚀刻移除以及外延生长。半导体器件和电路在用作衬底的晶片上形成。通常，单晶衬底由 具有晶体的单一材料制成，所述晶体由均在一个特定方向上排列的原 子形成。晶片生产的过程通常涉及产生大的半导体材料晶锭、使晶锭 配向、移除杂质、将晶锭切割成薄晶片和抛光切割的晶片。通常光刻工艺用于限定和使晶片的特定区域成形，以适合集成电 路的特定设计。通常，布图设计被用于产生光掩模(或中间掩模图案， 根据需要)。晶片表面通常覆盖有光刻胶层。然后通过光掩模使晶片曝 光。在膝光后，利用化学过程移除膝光的光刻胶区域。结果，晶片含 有清除区域(移除光刻胶的区域)和光刻胶阻挡区域。接着，实施仅 影响清除区域的各种工艺(例如蚀刻、氧化、扩散等)。各种工艺完成 之后，移除光刻胶材料。沉积是半导体制造中的另 一种工艺。沉积通过沉积各种材料在绝缘体和互连层中提供连接。通常使用诸如化学气相沉积(CVD)和低 压CVD (LPCVD)的技术。例如，沉积金属以提供低电阻的互连， 使用多晶硅作为导体以及沉积介电材料以产生绝缘层。蚀刻是半导体制造中的另 一种重要工艺。蚀刻涉及利用物理过程、 化学过程或其组合从晶片表面除去所选区域。通常，蚀刻的目的是精 确地再生掩模图案。为了实现该目的，通常希望蚀刻工艺在图案和深 度方面具有高度的选择性，这通常通过化学干蚀刻来实现。化学干蚀刻通常涉及在等离子体中产生反应性物质、使这些物质 扩散到待蚀刻材料的表面、这些物质吸附在表面上、表面上的这些物 质反应形成挥发性物质、表面吸附副产物并使解吸的物质扩散进入气 体中。存在完成这些步骤的多种干蚀刻系统。例如，干蚀刻系统包括 桶式蚀刻机、下游式蚀刻机、平行电极(平面)反应器蚀刻机、堆叠 平行电极蚀刻机、六极管组(hexode batch)蚀刻机、磁控管离子蚀刻 机等。在多种蚀刻工艺中，双嵌入式蚀刻是最难的一种.由于与双嵌入有关的复杂性，因此蚀刻和剥离过程的标准通常严格。例如，该工艺 通常需要在蚀刻以及后续等离子体光刻胶剥离过程中避免在通孔底部 上暴露铜，以保持接触沉陷。通常，误差容限一般非常小。在过去，传统技术在制造过程中采用深紫外线光吸收氧化物(DUO) 材料来填充通孔。例如，DUO材料在本申请中用作牺牲层。与利用DUO 材料相关的一个挑战是减少或消除由图案分集所引起的负载效应。不幸 的是，传统技术通常对于半导体的许多制造要求是不够的.例如，在传 统技术中使用的DUO材料通常导致过多的负栽效应。通过以下全面描述 的本专利技术至少部分克服了传统技术的这些和其它缺点。因此，需要一种用于半导体制造工艺的改进方法和系统。
技术实现思路
本专利技术涉及集成电路及其半导体器件的制造方法。更具体而言， 本专利技术提供用于集成电路制造的蚀刻工艺的方法和装置。通过示例性 实施例，本专利技术已应用于双嵌入式的形成.但是，应该认识到，本发 明具有相当广泛的应用。根据实施方案，本专利技术提供一种加工负栽效应减少的集成电路的 方法。该方法包括提供村底的步骤，该衬底的特征在于第一厚度。该 方法还包括形成覆盖衬底的中间金属介电层的步骤。中间金属介电层 的特征在于第二厚度。该方法还包括形成覆盖中间金属介电层的第一 光刻胶层的步骤。第一光刻胶层与第一图案相关。另外，该方法包括 形成至少部分位于中间金属介电层内部的笫一通孔的步骤。第一通孔 的特征在于第一深度。该方法还包括移除第一光刻胶层的步骤。该方 法还包括形成通孔塞的步骤。通孔塞位于第一通孔内部。通孔塞的特 征在于第一多维度。第一多维度包括第一高度和第一宽度。笫一高度 小于或等于第一深度。另外，该方法包括形成覆盖第一通孔的氧化物 层的步骤。此外，该方法包括形成覆盖氧化物层的第二光刻胶层的步 骤。第二光刻胶层与第二图案相关，该方法还包括形成至少部分位于 中间金属介电层内部的第二通孔的步骤。第二通孔的特征在于第二多7维度。第二多维度包括第二深度和第二宽度.第二深度小于第一深度。 第二宽度小于第一宽度。该方法还包括移除通孔塞和第二光刻胶层的 步猓。根据另一个实施方案，本专利技术提供一种部分加工(partially process)集成电路。该部分加工集成电路包括衬底，该衬底的特征在 于第一尺寸。该部分加工集成电路还包括覆盖衬底的中间金属介电层。 中间金属介电层包括第一通孔。第一通孔的特征在于第一深度。该部 分加工集成电路还包括第 一通孔内的通孔塞位置。第 一通孔塞位置的 特征在于第一高度和第一宽度。第一高度小于第一深度.另外，该部 分加工集成电路包括覆盖通孔塞位置的填充层。填充层包括填充部分 和覆盖部分(blanket portion )。填充部分位于通孔塞位置内。覆盖部 分的特征在于第二宽度。第二宽度大于第一宽度。根据本专利技术的又一个实施方案，本专利技术提供一种部分加工集成电 路。该部分加工集成电路包括衬底，该衬底的特征在于第一尺寸。该 部分加工集成电路还包括覆盖衬底的中间金属介电层。中间金属介电 层包括第一通孔。第一通孔的特征在于第一深度。该部分加工集成电 路还包括第一通孔内的通孔塞位置。第一通孔塞位置的特征在于第一 高度和第一宽度。第一高度小于第一深度。另外，该部分加工集成电 路包括位于通孔塞位置内的通孔塞。通孔塞的特征在于第一高度。第 一高度小于所述第一深度。另外，该部分加工集成电路包括覆盖通孔 塞位置的氧化物层。氧化物层包括填充部分和覆盖部分。第一部分位 于第一通孔内并覆盖通孔塞。覆盖部分覆盖第一通孔。覆盖部分的特 征在于第二宽度，其中第二宽度大于第一宽度。此外，该部分加工集 成电路还包括覆盖氧化物层的光刻胶层.光刻胶层包括至少一个开孑L。 所述至少一个开孔的特征在于笫三宽度，其中第三宽度大于第一宽度。应该理解，是^L据本专利技术的半导体上的深度的均勾性减少了 DUO 负载效应。此外，本专利技术通过减少集成电路中图案分集来减少DU本文档来自技高网...

【技术保护点】
一种用于加工集成电路的方法，其中负载效应减少，所述方法包括：　提供衬底，所述衬底的特征在于第一厚度；　形成覆盖衬底的中间金属介电层；所述中间金属介电层的特征在于第二厚度；　形成覆盖中间金属介电层的第一光刻胶层，所述第一光刻胶层与第一图案相关；　形成至少部分位于中间金属介电层内部的第一孔；所述第一孔的特征在于第一深度；　移除第一光刻胶层的步骤；　形成通孔塞，所述通孔塞位于第一孔内部，所述通孔塞的特征在于第一多维度，所述第一多维度包括第一高度和第一宽度，所述第一高度小于或等于所述第一深度；　形成覆盖第一孔的第一填充层；　形成覆盖第一填充层的第二光刻胶层，所述第二光刻胶层与第二图案相关；　形成至少部分位于中间金属介电层内部的第二孔，所述第二孔的特征在于第二多维度，所述第二多维度包括第二深度和第二宽度，所述第二深度小于第一深度；和　移除通孔塞和第二光刻胶层。

【技术特征摘要】
1.一种用于加工集成电路的方法，其中负载效应减少，所述方法包括提供衬底，所述衬底的特征在于第一厚度；形成覆盖衬底的中间金属介电层；所述中间金属介电层的特征在于第二厚度；形成覆盖中间金属介电层的第一光刻胶层，所述第一光刻胶层与第一图案相关；形成至少部分位于中间金属介电层内部的第一孔；所述第一孔的特征在于第一深度；移除第一光刻胶层的步骤；形成通孔塞，所述通孔塞位于第一孔内部，所述通孔塞的特征在于第一多维度，所述第一多维度包括第一高度和第一宽度，所述第一高度小于或等于所述第一深度；形成覆盖第一孔的第一填充层；形成覆盖第一填充层的第二光刻胶层，所述第二光刻胶层与第二图案相关；形成至少部分位于中间金属介电层内部的第二孔，所述第二孔的特征在于第二多维度，所述第二多维度包括第二深度和第二宽度，所述第二深度小于第一深度；和移除通孔塞和第二光刻胶层。2. 权利要求l的方法，其中笫一孔包含通孔，第二孔包含沟槽孔。3. 权利要求l的方法，其中第一填充层包含氧化物层。4. 权利要求l的方法，其中第二宽度小于第一宽度。5. 权利要求l的方法，其中第二宽度大于第一宽度。6. 权利要求l的方法，其中中间金属介电层包含二氧化硅。7. 权利要求2的方法，其中中间金属介电层用碳掺杂。8. 权利要求l的方法，其中第一光刻胶层包含BARC材料。9. 权利要求l的方法，其中第一光刻胶层包含DUV光刻胶材料。10. 权利要求l的方法，其中形成第一孔包括等离子体反应离子蚀刻。11. 权利要求1的方法，其中通孔塞和笫二光刻胶层基本包含相同的 材料.12. 权利要求l的方法，其中形成通孔塞包括 形成覆盖第一孔的第二填充层，所述第二填充层包括填充部分和覆盖部分，所述填充部分位于孔内，所述覆盖部分的特征在于笫二宽 度，所述第二宽度大于第一宽度； 移除第二填充层的覆盖部分；移除填充部分的第一部分，其中第二填充部分的第二部分保...

【专利技术属性】
技术研发人员：吴湘惠，马擎天，沈满华，迟玉山，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：31