本发明专利技术涉及一种蚀刻多晶硅材料以避免形成异常多晶硅截面轮廓（ｐｒｏｆｉｌｅ）的方法，至少包含提供具有字符线（ｗｏｒｄ ｌｉｎｅ）的基板，并在基板及字符在线沉积多晶硅层；接着在多晶硅层上沉积有机底部抗反射层（Ｂｏｔｔｏｍ Ａｎｔｉｒｅｆｌｅｃｔｉｖｅ Ｃｏａｔｉｎｇ，ＢＡＲＣ）；接着执行阶梯式蚀刻以去除底部抗反射层及一部分的多晶硅层。阶梯式蚀刻包含一系列的蚀刻循环，每一循环包含蚀穿（ｂｒｅａｋｔｈｒｏｕｇｈ ｅｔｃｈ）与软性着陆蚀刻（ｓｏｆｔ ｌａｎｄｉｎｇ ｅｔｃｈ），蚀穿及软性着陆蚀刻是使用不同蚀刻气体、功率（ｓｏｕｒｃｅ ｐｏｗｅｒ）及偏压功率（ｂｉａｓ ｐｏｗｅｒ）、压力、气流速率及时间来执行，阶梯式蚀刻会产生平滑而不具有陡峭台阶（ａｂｒｕｐｔ ｓｔｅｐｓ）的多晶硅表面。
【技术实现步骤摘要】
本专利技术是有关于一种用于字符线多重平坦化工艺的蚀刻方法，且特别是有关于一种用于嵌入式快闪存储单元(embedded flash cdl)字符线平坦化工艺的 阶梯式蚀刻方法。
技术介绍
快闪存储单元是电可擦写(electrically erased)且可再编禾呈(reprogrammed)的 非挥发性计算机内存(non-volatile computer memory),此技术多用于记忆卡及通 用序列总线快闪传动装置(USB flash drives),如拇指传动装置(thumb drives)和 便利传动装置(handy drives),以进行计算机和其它数字产品之间的一般性数据 储存及传输。快闪存储单元的成本远较电可擦写可编程只读存储器(Electrically Erasable Programmable ROM, EEPROM)为低，因此已成为需要大量非挥发性固 态内存(solid-statestorage)者的主流技术，其应用例至少包含笔记型计算机、数 字影音拨放器、数字相机及手机；而快闪存储单元在电视游乐器(game-console) 市场也越来越普及，常用以储存游戏数据并取代EEPROM或以电池为电源的 静态随机随存内存(Static RAM, SRAM)。嵌入式快闪技术包含直接位于处理器(processor)上的闪存，如绘图芯片 (graphics chip)具有嵌入式内存，而非使用分离的存储芯片。随着消费者及行动 电子(mobile electronics)市场的持续成长，芯片制造业者竞相制造包含更多功 能、更小特色的芯片，而其需要更进一步的嵌入式快闪技术。除了消费者和行动电子市场，嵌入式快闪技术的使用在许多需要低功率的 应用亦越来越盛行，例如微控制器核心(microcontroller cores)、高速特殊应用 集成电路(Application-Specific Integrated Circuits, ASICs)和多媒体集成电路。嵌入式芯片的生产并非无困难度，例如，由于典型快闪存储单元结构的表 面构形(totography)较高，要在不伤害各别快闪存储单元的情况下来执行字符线 蚀刻实为 一 项挑战。为了避免此伤害，可利用化学机械研磨(Chemical-Mechanical Polishing, CMP)以进行字符线多晶硅平坦化，使用此化 学机械研磨工艺所产生的问题为，当执行完多重化学机械研磨之后，依旧会存 在高度为800銜angstrom)的台阶(如图2所示)，此台阶高度会导致异常氮氧化 硅(SiON)厚度的产生(如图3所示)，并导致后续多重蚀刻的过程产生异常多晶 硅截面轮廓，异常多晶硅截面轮廓会导致蚀刻通道长度产生变异，并降低对于 蚀刻通道深度的控制。因此，对于一种可消除和已知技术相关的非所欲台阶高度，进而减少或消 除会引起异常多晶硅截面轮廓之后续异常氮氧化硅厚度的平坦化工艺存有一 需求。
技术实现思路
本专利技术所要解决的技术问题在于提供一种字符线蚀刻的方法及蚀刻方法 用于降低台阶高度并获得平滑多重表面(poly surface),以降低字符线多重异常 的风险。为了实现上述目的，本专利技术提供一种字符线蚀刻的方法，包含下述步骤 (a)图刻(patteming)字符线；(b)在字符在线沉积一层多晶硅；(c)在多晶硅层上沉 积一层底部抗反射层材料；(d)使用阶梯式蚀刻法以蚀刻底部抗反射层及多晶 硅层，阶梯式蚀刻会去除底部抗反射层及一部分多晶硅层；①在已蚀刻多晶硅 层的顶部表面上沉积介电层(dielectric layer);以及(g)在介电层上施加掩膜层 (mask layer),并在多晶硅层上蚀刻至少一图形(feature);其中阶梯式蚀刻包含 一系列的蚀穿步骤及软性着陆蚀刻步骤。为了实现上述目的，本专利技术还提供一种蚀刻方法，包含下述步骤(a廣供 上面具有许多字符线的基板；(b)在字符线上沉积一层多晶硅；(c)在多晶硅层 上沉积一层有机旋涂式(spin-on)材料；(d)使用阶梯式蚀刻法以蚀刻有机旋涂式 材料层及多晶硅层，阶梯式蚀刻会去除有机旋涂式材料层及多晶硅层的一厚 度，使多晶硅层不会覆盖于每一个字符线的顶部表面；(f)在已蚀刻多晶硅层的 顶部表面上沉积一介电层；以及(g)在介电层上施加掩膜层，并在多晶硅层上 蚀刻至少一图形；其中阶梯式蚀刻包含一系列的蚀穿步骤及软性着陆蚀刻歩 骤。为了实现上述目的，本专利技术又提供一种蚀刻方法，包含下述步骤(a)提供位于基板上的快闪存储单元，其包含字符线；(b)在字符线上沉积一层多晶硅; (C)在快闪存储单元周围表面上沉积介电层；(d)在多晶硅层上沉积有机底部抗反射层；(e)执行阶梯式蚀刻法将有机底部抗反射层、介电层及多晶硅层的高度 蚀刻到字符线顶部表面之下；(f)在己蚀刻多晶硅层及字符在线沉积介电层；(g) 在介电层上施加掩膜；以及(h)蚀刻介电层及多晶硅层以制造蚀刻图形，其中 阶梯式蚀刻包含一系列的蚀穿步骤及软性着陆蚀刻步骤。本专利技术工艺简单并因此可以低成本据以实施。此外，可简易发现一具有弯 曲表面的字符线多晶硅层，亦即本专利技术技术所产生的弯曲表面，可和化学机械 研磨工艺所制造的平板式截面轮廓区分开来。再者，本专利技术工艺解决了与嵌入 式快闪存储单元内异常多重截面轮廓相关的问题。附图说明为让本专利技术的上述和其它特征、优点与较佳实施例能更充分揭露或据以实 施，所附附图的详细说明如下，其中类似数字请参照类似元件。图1至图4是一种用于多重字符线平坦化的传统工艺的截面图5是依照本专利技术一实施例的一种基板截面图，许多字符线及多晶硅层形 成于该基板上；图6是将底部抗反射层沉积于图5的多晶硅层的结构图； 图7是回蚀图6的底部抗反射层及一部分多晶硅层的结构图； 图8是施加掩膜层于图7的结构图； 图9是蚀刻图8的多晶硅层并移除掩膜层的结构图。主要元件符号说明10: 12: 14: 16: 18: 20: 22:字符线24: 26:字符线曰 '曰曰曰 '曰曰台阶区域 介电层28:底部抗反射层 30:介电层 32:掩膜 34:沟渠具体实施例方式依照本专利技术一实施例，在此揭露一种阶梯式蚀刻方法，用于降低多重截面 轮廓的台阶高度以获得平滑多重表面，并因而降低字符线多重异常的风险。请参照图1，其提供上面制备有多数字符线12的基板10，接着运用如化 学气相沉积(Chemical Vapor Deposition, CVD)之类的已知技术，在基板和字符 在线形成多晶硅层14。接着执行平坦化工艺(如化学机械研磨)，将多晶硅层 14位于字符线12上面的部分移除，而产生的结构如图2所示。可看到多晶硅 层的总厚度T较字符线的高度H为薄，亦即在化学机械研磨的过程中， 会在多晶硅层形成台阶区域16。在某些案例中，多晶硅层会沉积至一厚度T 约为1500埃，而台阶高度为800埃。如图3所示，接着在沉积介电层18之后， 台阶高度会导致介电层18在台阶区域16形成一异常厚度区域TR。在某 些例子中，介电层18会在字符线12上沉积至约660埃的厚度DT，而介 电层18位于台阶区域16的厚度DTS可能几乎是DT的两倍(例如1300 埃)。当施加掩膜20并执行蚀刻时，介电层18在台阶区域16的厚层会导致异 常多本文档来自技高网...
【技术保护点】
一种字符线蚀刻的方法，其特征在于，该方法至少包含下述步骤： （ａ）图刻一字符线； （ｂ）在该字符线上沉积一层多晶硅； （ｃ）在该层多晶硅上沉积一层底部抗反射材料； （ｄ）使用一阶梯式蚀刻法蚀刻该底部抗反射层及该多晶硅层，该阶梯式蚀刻法会移除该底部抗反射层及一部分该多晶硅层； （ｅ）在该已蚀刻的多晶硅层顶部表面沉积一介电层；以及 （ｆ）在该介电层上施加一掩膜层，并蚀刻至少一图形至该多晶硅层；其中该阶梯式蚀刻法包含一系列的蚀穿步骤及软性着陆蚀刻步骤。
【技术特征摘要】
US 2007-7-24 11/782,4911、一种字符线蚀刻的方法，其特征在于，该方法至少包含下述步骤(a)图刻一字符线；(b)在该字符线上沉积一层多晶硅；(c)在该层多晶硅上沉积一层底部抗反射材料；(d)使用一阶梯式蚀刻法蚀刻该底部抗反射层及该多晶硅层，该阶梯式蚀刻法会移除该底部抗反射层及一部分该多晶硅层；(e)在该已蚀刻的多晶硅层顶部表面沉积一介电层；以及(f)在该介电层上施加一掩膜层，并蚀刻至少一图形至该多晶硅层；其中该阶梯式蚀刻法包含一系列的蚀穿步骤及软性着陆蚀刻步骤。2、 根据权利要求1所述的字符线蚀刻的方法，其特征在于，该阶梯式蚀 刻方法至少包含一第一蚀刻循环，其包含一第一蚀穿及一第一软性着陆蚀刻； 一第二蚀刻循环，其包含一第二蚀穿及一第二软性着陆蚀刻； 一第三蚀刻循 环，其包含一第三蚀穿及一第三软性着陆蚀刻。3、 根据权利要求2所述的字符线蚀刻的方法，其特征在于，每一该第一、 第二及第三蚀穿皆使用四氟化碳气体来执行，而该第一、第二及第三软性着 陆蚀刻是使用溴化氢及氧化氦的复合气体来执行。4、 根据权利要求2所述的字符线蚀刻的方法，其特征在于，该方法至少 包含一第四蚀刻循环，其包含一第四蚀穿及一第四软性着陆蚀刻； 一第五蚀 刻循环，其包含一第五蚀穿及一第五软性着陆蚀刻； 一第六蚀刻循环，其包 含一第六蚀穿。5、 根据权利要求4所述的字符线蚀刻的方法，其特征在于，从截面来看 该已蚀刻多晶硅层的该顶部表面，其具有至少一弯曲面。6、 根据权利要求1所述的字符线蚀刻的方法，其特征在于，沉积一层多 晶硅的步骤会产生具有厚度约1500埃的一多晶硅层，而沉积一底部抗反射层 的步骤会产生具有厚度约1600埃的一底部抗反射层。7、 根据权利要求6所述的字符线蚀刻的方法，其特征在于，该方法包含 在多个邻近所述字符线的元件上，施加保护性的一介电层。8、 一种蚀刻方法，其特征在于，该方法至少包含下述步骤(a) 提供上面具有许多字符线的 一基板；(b) 在所述字符线上沉积一层多晶硅；(c) 在该层多晶硅上沉积一层有机旋涂式材料；(d) 使用一阶梯式蚀刻法以蚀刻该有机旋涂式材料层及该多晶硅层，该阶 梯式蚀刻会去除该有机旋涂式材料层及该多晶硅层的一厚度，使该多晶硅层 不会覆盖于每一个所述字符线的顶部表面；(f) 在该己蚀刻多晶硅层的顶部表面上沉积一介电层；以及(g) 在该介电层上施加一掩膜层，并在该多晶硅层上蚀刻至少一图形；其中该阶梯式蚀刻包含一系列的蚀穿步骤及软性着陆蚀刻步骤。9、 根据权利要求8所述的蚀刻方法，其特征在于，该阶梯式蚀刻方法至少包含一第一蚀刻循环，其包含一第一蚀穿及一第一软性着陆蚀刻； 一第二 蚀刻循环，其包含一第二蚀穿及一第二软性着陆蚀刻； 一第三蚀刻循...
【专利技术属性】
技术研发人员：刘世昌，刘源鸿，蔡嘉雄，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：71[中国|台湾]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。