金属前介质层内连接孔及其形成方法技术

一种金属前介质层内连接孔，所述连接孔位于连接基体上，包括：形成于所述连接基体上的通孔和覆盖所述通孔侧壁及底部的粘接层，所述连接孔还包括钨填充层，所述钨填充层形成于所述粘接层上；其特征在于：所述连接孔还包含至少一层导电层，所述导电层的电导率高于钨填充层，所述导电层覆盖所述钨填充层。

【技术实现步骤摘要】

本专利技术涉及集成电路制造
，特别涉及一种金属前介质层内 连接孔及其形成方法。
技术介绍
超大头见才莫集成电3各(Very Large Scale Integrated Circuit, VLSI ) 通常需要一层以上的金属层提供足够的互连能力，此多层金属间的互连现。随着器件临界尺寸的逐渐减小，器件连接孔内接触电阻的影响变得 愈发重要。高接触电阻导致的如器件响应时间延长及可靠性下降等缺陷 成为工艺优化的瓶颈。由此，如何降低器件连接孔的接触电阻成为本领 域技术人员面临的主要问题。2007年1月3日公开的公开号为CN1889248的中国专利申请中提供 了 一种减小超大规模集成电路连接孔电阻的方法，采用难熔金属硅化物 工艺，在连接孔底部生成难熔金属硅化物层，作为多晶硅和单晶硅的接 触面。其步骤包括刻蚀连接孔、HF刻蚀、难熔金属膜賊射生长、第一 次快速热处理(RTP1)、选择性刻蚀、第二次快速热处理(RTP2)。通过以 上过程，在连接孔底部，即通过连接孔暴露的多晶硅和单晶硅表面生长 出难熔金属硅化物层，从而达到减小接触电阻，进而加速器件响应时间、 提高器件工作可靠性的目的。当前，金属前介质层内连接孔中的金属接触材料大多选用鴒，但是， 由于其自身导电性能的限制，即使应用上述方法，当工艺发展至65纳米 及以下时，形成的器件连接孔内的接触电阻仍然难以满足产品要求。如 何进一步降低器件连接孔的接触电阻成为本领域技术人员亟待解决的问 题。选用具有优异导电性能的材料作为连接孔内金属接触材料成为降低 器件连接孔内接触电阻的指导方向。200710042151.3 由于自身具有的良好的导电性能及其在集成电路制程中的广泛应用， 铜成为金属前介质层内连接孔中金属接触材料的首选替换材料。然而， 实际生产发现，对于金属前介质层内的连接孔，作为连接材料的铜极易 向半导体衬底中扩散，向器件导电沟道区的扩散会使导电沟道内电子处于禁带中的状态，致使导电沟道内少数载流子发生跃迁，最终导致器件漏电流过大；向浅沟槽隔离区的扩散易引发浅沟槽隔离区隔离失效，继而增加浅沟槽隔离区漏电流，严重时甚至引发集成电路器件失效。
技术实现思路
本专利技术提供了 一种金属前介质层内连接孔，可具有减小的连接孔内接触电阻；本专利技术提供了一种金属前介质层内连接孔的形成方法，可形 成具有减小的接触电阻的连接孔。本专利技术提供的一种金属前介质层内连接孔，所述连接孔位于连接基 体上，包括形成于所述连接基体上的通孔和覆盖所述通孔侧壁及底部 的粘接层，所述连接孔还包括鴒填充层，所述鴒填充层形成于所述粘接 层上；所述连接孔还包含至少一层导电层，所述导电层的电导率高于鴒 填充层，所述导电层覆盖所述鴒填充层。所述粘接层包含底粘接层和侧粘接层，所述底粘接层覆盖所述通孔 底部，所述侧粘接层覆盖所述通孔侧壁；所述侧粘接层和底粘接层间隔 相接；所述鵠填充层具有底鵠填充层和侧鵠填充层，所述底鴒填充层形 成于所述底粘接层上；所述侧钨填充层形成于所述侧粘接层上；所述侧 鴒填充层和底鴒填充层间隔相接；所述侧鴒填充层的厚度小于所述底钨 填充层的厚度；所述底钨填充层的厚度小于或等于所述通孔高度的二分 之一；所述导电层材料包含铜、钴、铑、银、铱或金中的一种或其组合。本专利技术提供的一种金属前介质层内连接孔，所述连接孔位于连接基 体上，包括形成于所述连接基体上的通孔和覆盖所述通孔侧壁及底部 的粘接层，所述连接孔还包含鴒填充层，所述鴒填充层形成于所述粘接5层上；所述连接孔还包含铜层，所述铜层覆盖所述鴒填充层。所述鴒填充层的厚度小于或等于所述通孔高度的二分之一。本专利技术提供的一种金属前介质层内连接孔的形成方法，包括提供连接基体；在所述连接基体上形成通孔；形成覆盖所述通孔侧壁及底部的粘接层；在所述粘接层上形成鴒填充层；在所述鴒填充层上形成至少一层导电层，所述导电层的电导率高于 所述鴒填充层。所述鴒填充层的厚度小于或等于所述通孔高度的二分之一；所述导 电层材料包含铜、钴、铑、银、铱或金中的一种或其组合。本专利技术提供的一种金属前介质层内连接孔的形成方法，包括提供连接基体；在所述连接基体上形成通孔；形成覆盖所述通孔侧壁及底部的粘接层；在所述粘接层上形成鵠填充层；在所述鴒填充层形成铜层。所述鴒填充层的厚度小于或等于所述通孔高度的二分之一。 与现有^R术相比，本专利技术具有以下优点本专利技术提供的金属前介质层内连接孔,通过包含至少一层覆盖所述鴒 填充层的导电层，所述导电层的电导率高于钨填充层，即利用包含钨填 充层和导电层的组合结构，可使连接孔内具有更小的接触电阻成为可能；本专利技术提供的金属前介质层内连接孔的可选方式，选择铜作为导电层 材料，可在形成具有减小的接触电阻的连^^妄孔的同时，降低成本；本专利技术提供的金属前介质层内连接孔的形成方法，通过形成至少一层 导电层，所述导电层的电导率高于所述鴒填充层，所述导电层覆盖所述 鴒填充层，即通过形成包含鴒填充层和导电层的组合结构，可使形成具有更小的接触电阻的连接孔成为可能；本专利技术提供的金属前介质层内连接孔的形成方法的可选方式，选择铜 作为导电层材料，可在形成具有减小的接触电阻的连接孔的同时，降低 成本。附图说明图1为说明本专利技术实施例的金属前介质层内连接孔的结构示意图； 图2为说明本专利技术实施例的形成金属前介质层内连接孔的流程示意图；图3为说明本专利技术实施例的连接基体的结构示意图；图4为说明本专利技术实施例的形成通孔后的连接基体的结构示意图；图5为说明本专利技术实施例的形成粘^接层后的连接基体的结构示意图；图6为说明本专利技术实施例的形成鴒填充层后的连接基体的结构示意图；图7为说明本专利技术实施例的沉积导电层后形成的金属前介质层内连 接孔的结构示意图。具体实施方式尽管下面将参照附图对本专利技术进行更详细的描述，其中表示了本发 明的优选实施例，应当理解本领域技术人员可以修改在此描述的本专利技术 而仍然实现本专利技术的有利效果。因此，下列的描述应当被理解为对于本 领域技术人员的广泛教导，而并不作为对本专利技术的限制。乱。应当认为在任何实际实施例的开发中，必须做出大量实施细节以实 现开发者的特定目标，例如按照有关系统或有关商业的限制，由一个实 施例改变为另一个实施例。另外，应当认为这种开发工作可能是复杂和 耗费时间的，但是对于具有本专利技术优势的本领域技术人员来说仅仅是常 规工作。在下列段落中参照附图以举例方式更具体地描述本专利技术。根据下列 说明和权利要求书本专利技术的优点和特征将更清楚。需说明的是，附图均 采用非常简化的形式且均使用非精准的比率，仅用以方便、明晰地辅助 说明本专利技术实施例的目的。当前，金属前介质层内连接孔中的金属接触材料大多选用鸽，但是，由于其自身导电性能的限制，当工艺发展至65纳米及以下时，形成的器 件连接孔内的接触电阻难以满足产品要求。如何进一步降低器件连接孔 的接触电阻成为本领域技术人员亟待解决的问题。选用具有优异导电性能的材料作为连接孔内金属接触材料成为降低 器件连接孔内接触电阻的指导方向。由于自身具有的良好的导电性能及其在集成电路制程中的广泛应 用，铜成为金属前介质层内连接孔中金属接触材料的首选替换材料。然 而，实际生产发现，对于金属前介质层内的连接孔，作为连接材料的铜 极易向半导体衬底中扩散，易造成器件漏电流过大，严重时甚至本文档来自技高网...

【技术保护点】
一种金属前介质层内连接孔，所述连接孔位于连接基体上，包括：形成于所述连接基体上的通孔和覆盖所述通孔侧壁及底部的粘接层，所述连接孔还包括钨填充层，所述钨填充层形成于所述粘接层上；其特征在于：所述连接孔还包含至少一层导电层，所述导电层的电导率高于钨填充层，所述导电层覆盖所述钨填充层。

【技术特征摘要】
1.一种金属前介质层内连接孔，所述连接孔位于连接基体上，包括形成于所述连接基体上的通孔和覆盖所述通孔侧壁及底部的粘接层，所述连接孔还包括钨填充层，所述钨填充层形成于所述粘接层上；其特征在于所述连接孔还包含至少一层导电层，所述导电层的电导率高于钨填充层，所述导电层覆盖所述钨填充层。2. 根据权利要求1所述的金属前介质层内连接孔，其特征在于所 述粘接层包含底粘接层和侧粘接层，所述底粘接层覆盖所述通孔底部， 所述侧粘接层覆盖所述通孔侧壁；所述侧粘接层和底粘接层间隔相接。3. 根据权利要求2所述的金属前介质层内连接孔，其特征在于所 述鵠填充层具有底鴒填充层和侧鴒填充层，所述底鴒填充层形成于所述 底粘接层上；所述侧鴒填充层形成于所述侧粘接层上；所述侧鴒填充层 和底钨填充层间隔相^^妄。4. 根据权利要求3所述的金属前介质层内连接孔，其特征在于所 述侧鴒填充层的厚度d 、于所述底鴒填充层的厚度。5. 根据权利要求3所述的金属前介质层内连接孔，其特征在于所 述底钨填充层的厚度小于或等于所述通孔高度的二分之一。6. 根据权利要求1所述的金属前介质层内连接孔，其特征在于所 述导电层材料包含铜、钴、铑、银、铱或金中的一种或其组合。7. —种金属前介质层内连接孔，所述连接孔位于连接基体上，包 括形成...

【专利技术属性】
技术研发人员：韩秋华，张海洋，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：31