一种锥形多层脊波导结构及其制作方法技术

本发明专利技术公开了一种锥形多层脊波导结构及其制作方法。所述锥形多层脊波导结构的层数为三层以上，包括耦合端和压缩端，其中，位于非底层和非顶层的台阶的高度从耦合端到压缩端逐渐减小。本发明专利技术公开的制作方法，工艺实施顺序是先刻蚀，接着进行外延生长单晶硅，然后对外延生长单晶硅进行刻蚀成型。首先在硅片上刻蚀形成硅槽，定义出目标器件区；填充硅槽，并对硅片表面平坦化后，在硅片上沉积选择性外延掩模物质；然后在目标器件区上选择性外延生长单晶硅；最后对选择性外延生长单晶硅刻蚀成型。本发明专利技术公开的多层脊波导结构可以有效的减小脊波导的传输损耗，同时提高脊波导的耦合效率；其制作方法则无需克服微负载效应，简化了工序。

【技术实现步骤摘要】
一种锥形多层脊波导结构及其制作方法
本专利技术涉及一种光波导结构及其制作方法，尤其是一种锥形多层脊波导结构及其制作方法。
技术介绍
在传统的多层脊波导结构中，追求各台阶高度沿波导纵向稳定不变，即不同刻蚀线宽的沟槽深度一致。而由于等离子体刻蚀工艺中的微负载效应，不同刻蚀线宽处的刻蚀深度出现很大的差异，这与传统的多层脊波导器件结构中沟槽刻蚀深度相等的要求相悖。为实现传统的多层脊波导结构，就必须克服这一微负载效应，从而增加工艺难度。等离子体刻蚀的微负载效应导致的刻蚀深度差异成为传统的多层脊波导器件性能下降的原因。本专利技术公开的一种锥形多层脊波导结构及其制作方法，无需克服微负载效应，反而合理的利用等离子体刻蚀中的微负载效应，制造出一种具有低传输损耗和高耦合效率的锥形多层脊波导结构。
技术实现思路
本专利技术的目的在于克服现有技术的不足，提供一种锥形多层脊波导结构及其制作方法。本专利技术通过下述技术方案予以实现：一种锥形多层脊波导结构，其层数为三层以上，包括耦合端和压缩端，其中，位于非底层和非顶层的台阶的高度从耦合端到压缩端逐渐减小。所述脊波导各层台阶的高度可以不相等或者相等。所述脊波导结构是在低折射率衬底平板材料上附着的高折射率单晶硅材料上制作，例如SOI。一种上述锥形多层脊波导结构的制作方法，包括以下步骤：步骤1：采用等离子体刻蚀工艺，在起始硅片表面上进行刻蚀，定义出目标器件区：即根据第一掩膜图形去除所述硅片表面的一部分物质，从而得到若干硅槽和位于所述硅槽之间的目标器件区；步骤2：用填充物填充步骤1中所述硅槽，并对所述硅片表面进行平坦化；步骤3：在所述硅片表面上沉积选择性外延掩模物质，并根据第二掩模图形去除选择性外延掩模物质中位于所述目标器件区顶上的部分；步骤4：采用选择性外延工艺，在步骤3中暴露出的目标器件区表面上生长单晶硅至目标器件所需的高度；步骤5：根据第三掩膜图形去除步骤4中生长的单晶硅的一部分，所述第三掩膜图形线宽从脊波导耦合端到压缩端逐渐变大，利用等离子体刻蚀中的微负载效应，形成深度沿波导耦合端至压缩端逐渐变大的硅槽；步骤6：用填充物填充步骤5中形成的硅槽，然后对硅片表面进行平坦化；步骤7：根据第四掩膜图形去除步骤4中生长的单晶硅的另一部分物质，所述第四掩膜图形线宽从脊波导耦合端到压缩端逐渐变大，利用等离子体刻蚀中的微负载效应，再次得到深度沿脊波导耦合端至压缩端逐渐变大的硅槽，所述硅槽紧靠步骤5中形成的硅槽；步骤8：去除残留的填充物，然后对已成型的锥形多层硅脊波导覆盖涂层。上述制作方法中，所述脊波导结构各层台阶的刻蚀深度由刻蚀掩膜图形线宽最大处的刻蚀深度定义。本专利技术公开的一种锥形多层脊波导结构，其位于非底层和非顶层的台阶的高度从耦合端到压缩端逐渐减小，相对于传统的多层脊波导结构，有利于光波模式在波导脊和平板之间的变换，能够有效降低光波导的传输损耗。本专利技术公开的制备工艺无需克服等离子刻蚀工艺中的微负载效应，反而加以利用，简化了工序。通过对掩膜图形线宽的渐变控制，利用等离子刻蚀工艺中的微负载效应，形成刻蚀深度沿波导耦合端到压缩端方向由浅到深渐变的硅槽。由于脊波导耦合端刻蚀深度浅，端面面积大，可以最大限度的接受光纤传输能量，提高光波导的耦合效率；另外，本专利技术公开的技术方案中的刻蚀顺序是先浅刻蚀后深刻蚀，可以回避进行深刻蚀后，对所形成硅槽的填充问题以及过厚填充物的表面平坦化问题，节约制造成本。本专利技术公开的技术方案适用性较广，一般的CMOS工厂都可以直接采用。本专利技术公开的技术方案中采用的选择性外延工艺生长单晶硅对通信用光载波散射小，适合于制造光纤通信用光波导。附图说明图1是本专利技术公开的一种锥形多层脊波导结构的立体图。图2是本专利技术公开的一种锥形多层脊波导结构的平面示意图。图3是本专利技术中用于制作锥形多层脊波导结构的起始硅片示意图。图4是本专利技术公开的制作方法步骤1中将第一掩模图形转移到掩模物质上后的硅片示意图。图5是本专利技术公开的制作方法步骤1中等离子体刻蚀单晶硅后的硅片示意图。图6是本专利技术公开的制作方法步骤2中用填充物填充步骤1中所述的硅槽，并对所述硅片表面平坦化后的硅片示意图。图7是本专利技术公开的制作方法步骤3中沉积选择性外延掩模物质到目标高度后的硅片示意图。图8是本专利技术公开的制作方法步骤3中根据第二掩模图形版去除目标器件区上所覆盖的选择性外延掩模物质后的硅片示意图。图9是本专利技术公开的制作方法步骤4中在目标器件区选择性外延生长单晶硅至目标器件所需高度后的硅片示意图。图10是本专利技术公开的制作方法步骤5中将第三掩模图形转移到掩模物质上的硅片示意图。图11是本专利技术公开的制作方法步骤5中等离子体刻蚀选择性外延单晶硅至目标深度后的硅片示意图。图12是本专利技术公开的制作方法步骤6中用填充物填充步骤5中所述硅槽，然后对硅片表面进行平坦化后的硅片示意图。图13是本专利技术公开的制作方法步骤7中将第四掩模图形转移到掩模物质上的硅片示意图。图14是本专利技术公开的制作方法步骤7中等离子体刻蚀外延生长单晶硅至目标深度后的硅片示意图。图15是本专利技术公开的制作方法步骤8中将制造过程中的填充物残留去除后的硅片示意图。图16是本专利技术公开的制作方法步骤8中在脊波导表面覆盖涂层后的硅片示意图。具体实施方式下面通过具体的实施例，同时结合附图对本专利技术进行详细地说明：图1和图2分别为本专利技术公开的一种锥形多层脊波导结构的立体图和平面示意图，以四层为例。如图1所示，脊波导20包括四层台阶24、25、26和27。各层台阶的高度可以不相等或者相等。如图2所示，脊波导20包含耦合端28和压缩端29。台阶25、26的高度从耦合端28至压缩端29逐渐减小。本专利技术公开的锥形多层脊波导是在低折射率衬底平板材料上附着的高折射率单晶硅材料上制作，例如SOI。如图3所示，脊波导20制作在起始硅片30上。硅片30为一个包含表面单晶硅层31、埋层32和衬底33的硅片。本专利技术所提及的脊波导20的各层台阶高度是指从台阶表面到埋层32上表面的垂直高度。埋层32可以是二氧化硅，也可以是与单晶硅折射率有差异的其它合适埋层。衬底33可以是单晶硅，也可以是其它合适的材料。硅片30可以用任何适用的方法制造，例如在氧化硅或其他衬底上沉积表面单晶硅层31。专利US5888297、US5417180、US5061642和US4771016公开了一些制作硅片的方法，在此作为参考。本专利技术公开的一种锥形多层脊波导的制作方法，如下：步骤1：采用等离子体刻蚀工艺，在起始硅片30表面上进行刻蚀，定义出目标器件区：即根据第一掩膜图形去除硅片30表面的一部分物质，从而得到若干硅槽和位于所述硅槽之间的目标器件区。对硅片30进行清洗处理后，在其上沉积一层用于等离子体刻蚀阻挡层的掩模物质35，掩模物质可以是二氧化硅和氮化硅，也可以是合适的其它物质材料。根据第一掩模图形，利用光刻技术将第一掩模图形转移到掩模物质35上，形成用于等离子体刻蚀的掩模图形34，如图4所示。图4中的“A”，“B”，“C”，“D”和“E”分别为图2中的“A”，“B”，“C”，“D”和“E”五个位置处的截面示意图，即脊波导耦合端到压缩端方向的五个位置的纵向切面。利用等离子体刻蚀浅刻蚀单晶硅至目标深度，得到若干硅槽36，和位于硅槽之间的目标器件区37。由于本次刻蚀为浅本文档来自技高网...

【技术保护点】
一种锥形多层脊波导结构，其层数为三层以上，包括耦合端和压缩端，其特征在于，位于非底层和非顶层的台阶的高度从耦合端到压缩端逐渐减小。

【技术特征摘要】
1.一种锥形多层脊波导结构，其层数为三层以上，包括耦合端和压缩端，其特征在于，位于非底层和非顶层的台阶的高度从耦合端到压缩端逐渐减小，各层台阶的宽度从耦合端到压缩端逐渐减小。2.根据权利要求1所述的锥形多层脊波导结构，其特征在于，各层台阶的高度可以不相等或者相等。3.根据权利要求1所述的锥形多层脊波导结构，其特征在于，所述脊波导结构是在低折射率衬底平板材料上附着的高折射率单晶硅材料上制作。4.一种权利要求1所述的锥形多层脊波导结构的制作方法，包括以下步骤：步骤1：采用等离子体刻蚀工艺，在起始硅片表面上进行刻蚀，定义出目标器件区：即根据第一掩膜图形去除所述硅片表面的一部分物质，从而得到若干硅槽和位于所述硅槽之间的目标器件区；步骤2：用填充物填充步骤1中所述硅槽，并对所述硅片表面进行平坦化；步骤3：在所述硅片表面上沉积选择性外延掩模物质，并根据第二掩模图形去除选择性外延掩模物质中位于所述目标...

【专利技术属性】
技术研发人员：李冰，叶果，李小刚，
申请(专利权)人：上海圭光科技有限公司，
类型：发明
国别省市：